Дешифратори кмоп (КМДП) серії. Короткі теоретичні відомості

Серед ІС комбінаційного типу найбільш широко використовуються дешифратори, представлені в даній серії мікросхемами К165ІД1, К155ІДЗ і КЛ55ІД4.

Дешифратор К155ІДЗ (рис. 16) має чотири адресних входу 1, 2, 4, 8, два входи стробування А1і А2і шістнадцять виходів 0 - 15. Якщо на обох входах стробування рівні логічного 0, на тому з виходів, номер якого відповідає бінарного еквіваленту вхідного коду (вхід 1 - молодший розряд, вхід 8 - старший), буде рівень логічного 0, на інших виходах - логічної 1. Якщо хоча б на одному з входів стробирования Alі А2рівень логічної 1, то незалежно від станів входів на всіх виходах ІС формується логічна, 1 ,.

Наявність двох входів стробирования істотно розширює можливості використання ІС. З двох мікросхем К155ІДЗ, доповнених одним ТТЛ-інвертором, можна зібрати дешифратор на 32 виходу (рис. 17), дешифратор на 64 виходу збирається з чотирьох ІС К155ІДЗ і двох інверторів (рис. 18), а на 256 виходів - з 17 ІС К165ІДЗ (рис. 19).

Мал. 16. Виводи мікросхеми К155ІДЗ Рис. 17. Дешифратор на 32 виходи

Інтегральна мікросхема К155ІД4 (рис. 20) містить два дешифратора на чотири виходи кожен з об'єднаними адресними входами і роздільними входами стробування. Рівень логічного 0 на виходах першого (верхнього за схемою) дешифратора формується (аналогічно К155ІДЗ) лише при наявності на обох стробирующих входах рівня логічного 0. Відповідним умовою для другого дешифратора є наявність на одному з його входів стробирования рівня логічної 1 (висновок 1), а на іншому - логічного 0 (висновок 2). Така структура ІС дозволяє використовувати її в різних варіантах включення. На основі ІС К155ІД4 можуть бути побудовані, зокрема, дешифратори на вісім виходів зі входом стробирования (рис. 21) і на 16 виходів (рис. 22). На дев'яти ІС К155ІД4 можна зібрати дешифратор на 64 виходу за схемою, подібний рис. 19. Якщо доповнити мікросхему К155ІД4 трьома елементами 2І - НЕ, можна отримати дешифратор на 10 виходів (рис. 23).

Мал. 18. Дешифратор на 64 виходи

Описані виконавчі дешифратори є повними: будь-якого стану j адресних входів відповідає нульовий стан деякого єдиного ви- j ходу. У ряді випадків, наприклад при двійковій-десятковому поданні чисел, зручно використовувати неповні дешифратори, в яких кількість виходів менше кількості можливих станів адресних входів. Зокрема, двоіч- но-десятковий дешифратор містить десять виходів і не менше чотирьох входів. На основі повної дешифратора завжди можна побудувати неповний на менше число входів.

Однак зважаючи на широке використання в пристроях індикації двійковій-десяткових дешифраторів до складу серії К.155 спеціально включений двійковій-десятковий дешифратор К155ІД1 з високовольтним виходом (рис. 24). Дешифратор має чотири входи, які можуть підключатися до виходів будь-якого джерела коду 1 - 2 - 4 - 8, і десять виходів, які можуть підключатися до катодам газоразрядного цифрового або знакового індикатора, анод якого через резистор опором 22 - 91 кОм підключений до плюса джерела постійного або пульсуючого напруги 200 - 300 В.

Мал. 19. Дешифратор на 256 виходів

Мал. 20. Схема ІС К155ІД4

Мал. 21. Дешифратор на 8 виходів зі стробированием

Мал. 22. Дешифратор на 16 виходів

Мал. 23. Дешифратор на 10 виходів

Мал. 24. Виводи мікросхеми К155ІД1

Для підключення до ІС К155ІЕ4, включеної в режим поділу на 10 з кодом 1 - 1 - 4 - 6 схема приведена на рис. 25.

Для підключення ІС К155ІД1 до виходів декади на ІС К155ТМ2 (див. Рис. 5) необхідний додатковий елемент І, в якості якого можуть бути використані два будь-яких малопотужних діода (рис. 26) або 1/4 частина інтегральної мікросхеми К155ЛИ1.

При підключенні ІС К155ІД1 до входів інших ІС ТТЛ серії К155 слід вжити додаткових заходів щодо погодження рівнів, оскільки технічними умовами на ІС К155ІД1 гарантується вихідна напруга в стані логічного 0 не більше 2,5 В, що перевищує поріг перемикання ІС ТТЛ, що становить близько il, 3 В. Практично вихідна напруга ІС К155ІД1 в стані 0 може бути трохи вище або нижче порога перемикання, тому для надійної роботи ІС - навантаження в мінусову ланцюг харчування цієї мікросхеми слід включити кремнієвий діод. Таке включення підвищить поріг перемикання ІС приблизно до 2 В, що забезпечить її узгодження з дешифратором К155ІД1. Крім того, при цьому підніметься вихідний рівень логічного 0 мікросхеми приблизно до 0,9 В, що цілком достатньо для нормальної роботи наступних ІС.

На рис. 27 приведена схема дільника частоти на 10 з перемикається в межах 10 - 1,1 скважностью вихідних імпульсів, що ілюструє описані вище правила узгодження дешифратора К.155ІД1 з інтегральними мікросхемами ТТЛ.

Для комутації двійкових сигналів використовуються так звані мульти-плексери, представлені в серії К155 інтегральними мікросхемами К155КП1, К155КП2, К155КП5 і К155КТГ7.

Мультіплексеров К165КП7 має вісім інформаційних входів (DO - D7),три адресних входу (1, 2, 4) і вхід стробування А(Рис. 28). У мікросхеми два виходи - прямий і інверсний. Якщо на вході стробування логічна 1, на прямому виході 0 незалежно від сигналів на інших входах. Якщо на вході стробування ІС логічний 0, сигнал на прямому виході повторює сигнал на те вході, номер якого збігається з двійковим еквівалентом коду на входах 1, 2, 4 мультіплексеров. На інверсному виході сигнал завжди протидії фазен сигналу на прямому виході.

Наявність входу стробування дозволяє простими засобами будувати мультвплексери на більше число входів. На рис. 29 приведена схема мультіплексеров на 16 входів, на рис. 30 - на 64.

Мультіплексеров К155КП5 (рис. 31), на відміну від К155КП7, має лише інверсний вихід і не має входу стробування.

Інтегральна мікросхема К155КП1 (рис. 32) містить чотири адресних входу 1, 2, 4, S, 16 інформаційних входів DO - D15і вхід стробування А.Вихід у цій мікросхеми тільки інверсний. Всі властивості і способи включення унеї такі ж, як і у К156КП2.

Інтегральна мікросхема К155КП2 (рис. 33) містить два мультіплексеров на чотири інформаційних входу D0 - D3з окремими входами стробування, об'єднаними адресними входами і прямими виходами.

Мал. 27. Дільник частоти на 10 з перемикається скважностью

Мал. 28. Виводи мікросхеми К155КП7

Мал. 29. мультіплексеров на 16 входів

Мал. 30. мультіплексеров на 64 входу Рис. 31. Виводи мікросхеми К155КП5

Мал. 32. Висновки І С К155КП1 Рис. 33. Схема ІС К155КП2 Рис. 34. Виводи мікросхеми К155ЛП5

Як відомо, основна операція, що проводиться в цифрових обчислювальних машинах, - складання. Всі інші арифметичні операції - віднімання, множення, ділення - зводяться до складання. Операція додавання двійкових чисел проводиться з використанням сумматоров і полусумматора.

До складу серії ІС К155 входять два типи полусумматора - К155ЛП5 і К155ІП2.

В ІС К155ЛП5 (рис. 34) чотири незалежних полусумматора (інші назви - суматор за модулем два, елемент Виключне АБО). Кожен з цих елементів працює наступним чином. Якщо на обох входах елемента, наприклад 1 і 2, рівень логічного 0 - на виході 3 логічний 0. Якщо на одному з входів логічний 0, на іншому логічна 1, на виході - 1 ,. якщо на обох входах - 1, на виході 0.

Мал. 35. Схема ІС К155ІП2

До складу ІС КД55ІП2 (рис. 35) входять восьмівходовий суматор по мо-Дулю 2, позначений SM2,інвертор і два логічних елемента І - АБО - НЕ ;.

Восьмівходовий суматор за модулем 2 працює аналогічно двухвходових: якщо на його входах парне число сигналів з рівнем логічної 1, на виході логічний 0, якщо число одиниць на входах непарне, на виході 1. Інші елементи ІС дозволяють об'єднувати інтегральні мікросхеми між собою для збільшення числа входів . При подачі рівня логічного 1 на вхід 3, логічного 0 на вхід 4, рівень на виході 5 буде відповідати вихідному рівню сумматора SM2,на виході 6 - його інверсії. Білі рівні на (входах 3 і 4 змінити на протилежні, кількість особового складу на виходах 5 і 6також зміняться на протилежні.

Нагадаємо основні властивості довічних сумматоров. Кожен розряд двійкового суматора (його іноді називають повним суматором) має три входи - два входи Л і В для доданків, вхід сигналу переносу від попереднього розряду Зі два виходи - суми S і сигналу переносу Рв наступний розряд. Робота суматора ілюструється табл. 3. Входи А, В, С,взагалі кажучи, рівноправні. Сигнал суми S приймає значення логічної, 1 при непарному числі одиниць на входах А, Ві С і логічного 0 при парному, як і в розглянутих вище полусумматора. сигнал переносу Рдорівнює логічної 1 при числі одиниць на входах, що дорівнює 2 або 3. Цікавою властивістю табл. 3 є її симетрія: заміна 0 на 1 і навпаки, не порушує її істинності. Ця властивість використовується для спрощення схем суматорів.

Таблиця 3

входи	виходи	входи	виходи
Л	в	з	S	р	А	в	з	S	р

Інтегральні мікросхеми КД55ІМ1, К155ІМ2 і К155ІМЗ - відповідно однорозрядних, двухразрядний і чотирьохрозрядний повні суматори. На рис. 36 приведена схема ІС К.155ІМ1. Її основу складають два багато-входові елемента І - АБО - НЕ. Сигнал переносу (інверсний) формується на виході Р,якщо хоча б на двох входах суматора присутній рівень логічної 1. Якщо А = В = 1, включається нижній елемент І DD6,якщо А-З - 1, включається середній елемент DDI,при В = С = 1 включається верхній елемент. Сигнал перенесення формується, звичайно і при А = В = С = 1.Сигнал суми формується в разі, якщо А = В = С = 1 і включається нижній логічний елемент H-DD5.Сигнал суми формується також і в тому випадку, коли є хоча б одна одиниця на входах А, В, С і немає сигналу на виході перенесення (P =! L, включається один з трьох верхніх елементів І DD5).Оскільки сигнал перенесення формується в тому випадку, коли серед вхідних сигналів число одиниць дві або три, другий випадок формування сигналу суми відповідає одній і тільки одній одиниці серед вхідних сигналів. Якщо на всіх входах сигнали відсутні (А = В = С = 0), вихідні сигнали також відсутні: S = 0, Р = 0 (Р = 0).

вхідні сигнали А та Вможуть бути подані не тільки в прямому коді (входи 8 і 9 для А, 12 і 13 для В), але і в інверсному (входи 11 для А і 2 для В).При використанні інверсних вхідних сигналів входи 8, 9, 12 і 13 слід з'єднати з загальним проводом, а при використанні прямих сигналів - попарно з'єднати висновки 10 і 11, 1 і 2.

елементи DD1і DD2мікросхеми мають відкритий колекторний вихід, тому висновки 10 і 1 можуть використовуватися або як виходи елементів DD1і DD2,або як входи, що перетворюють елементи DD1і DD2типу І - НЕ в елементи І - АБО - НЕ підключенням до цих висновків виходів ІС К155ЛА8. У будь-якому випадку використання висновків 10 і 1 між ними і плюсом харчування необхідно включати резистори 1 - 2 кОм.

Мал. 36. Схема ІС К155ІМ1

Мал. 37. Схема з'єднання інтегральних мікросхем К155ІМ1 в двухразрядний суматор

Мал. 38. Виводи мікросхеми К155ІМ2 Рис. 39. Виводи мікросхеми К155ІМЗ

При з'єднанні ІС К155ІМ1 в багаторозрядних суматор (рис. 37) використовується описане вище властивість симетрії повного суматора щодо заміни вхідних і вихідних сигналів інверсними. У першому розряді вхідні сигнали подаються на прямі входи ІВ DD1,вихідний сигнал суми знімається з прямого виходу S, сигнал перенесення - з єдиного (інверсного) виходу Р. На другий розряд суматора вхідні сигнали А і В подаються на інверсні входи, на прямий вхід Зподається інверсний сигнал перенесення з першого розряду, вихідний прямий сигнал суми формується на інверсному виході 5, вихідний прямий сигнал перенесення - на інверсному виході Р.Третій розряд суматора працює так само, як і перший, четвертий - як другий і т. Д.

Таке чергування режиму роботи однорозрядних суматорів забезпечує мінімальну затримку поширення сигналу в самій довгому ланцюгу - у ланцюгу формування сигналу переносу.

Інтегральна мікросхема К155ІМ2 (ряс. 38) являє собою об'єднання двох мікросхем К155ІМ1, з'єднаних відповідно до рис. 37 з виключеними невикористовуваними инверторами. Інтегральна мікросхема К155ІМЗ (рис. 39) відповідає двом мікросхем К155ІМ2, в яких ви-: хід перенесення першої ІС з'єднаний зі входом Здругий.

3. Функціональна схема, умовне графічне позначення і таблиця істинності повного дешифратора на 3 входи.

4. Лінійні дешифратори: перемикальна функція, УДО та схема.

5. Пірамідальні дешифратори: перемикальна функція, УДО та схема.

6. Багатоступеневі дешифратори прямокутного типу: перемикальна функція, УДО та схема.

7. Тактируемого і дешифратори інтегрального виконання.

дешифратор - це комбінаційний операційний вузол, що перетворює вхідний слово в сигнал на одному з його виходів.

Таким чином, дешифратором називається вузол, в якому кожної комбінації вхідних сигналів відповідає наявність сигналу на одному з виходів.

На рис.4 представлена ​​функціональна схема дешифратора, що має n входів і 2 n -1 виходів.

Методика синтезу дешифраторів

Умови роботи дешифратора на два входи можна уявити таблицею істинності (табл.3). Кількість виходів такого дешифратора m = 2 + 2 = 4.

Таблиця 3

Таблиця істинності дешифратора 2 × 4 входи виходи

Переключательние функції для виходів дешифратора згідно цієї таблиці істинності запишуться в такий спосіб:

Перетворимо вираження (4) для реалізації в базисі І-НЕ:

Умовні зображення дешифратора, що застосовуються при побудові функціональних схем, показані на рис.7, де а - загальне позначення дешифратора; б - позначення матричного дешифратора. Входи дешифратора позначаються десятковими числами, які зображують виконавчі ваги, виходи - десятковими зображеннями відповідних кодових комбінацій.

Позначення дешифраторів: 155 ВД 1, 555ВД 6 і т.д.

3. Аналіз роботи шифраторів

Призначення і принцип дії шифраторів.

Розгляд питання здійснюється шляхом опитування учнів з місць і біля дошки у відповідності з наступним планом:

· Призначення

· Таблиця істинності

· Способи синтезу схем

· Приклади найпростіших схем

Питання розглядаються з учнями

шифратори:

1. Призначення, логіка функціонування і класифікація шифраторів.

2. Функціональна схема, умовне графічне позначення і таблиця істинності шифратора на n входів.

3. Функціональна схема, умовне графічне позначення і таблиця істинності шифратора на 4 входи.

4. Синтез шифраторів в різних базисах.

5. Принципи побудови пріоритетних шифраторів.

шифратор являє собою функціональний вузол цифрової ЕОМ і призначений для перетворення унітарної коду (код, в якому лише одна змінна приймає одиничне значення) в деякий (двійковий) позиційний код.

Іншими словами, шифратор виконує функції, зворотні функціям дешифратора.

Повний шифратор має 2 m входів і m виходів. При цьому, якщо подано вхідний сигнал на одну з вхідних ланцюгів шифратора, то на його виходах формується слово, що відповідає номеру збудженої ланцюга.

Синтез рівнозначного шифратора

Нехай m = 2, тоді число входів шифратора дорівнює чотирьом. Таблиця функціонування такого шифратора матиме такий вигляд (табл.4).

Таблиця 4

Таблиця станів шифратора 4 × 2 входи виходи X 0 X 1 X 2 X 3 Y 0 Y 1 Мал. 8б. Шифратор на 4 входів на базі елементів І-НЕ Синтез пріоритетного шифратора Розглянемо принцип функціонування шифратора «4 × 2 ». Таблиця істинності для даного шифратора представлена ​​в табл. 5. З таблиці видно, що при побудові пріоритетного шифратора використовуються 1,2.4 і 8 набори, для інших наборів функція набуває байдуже значення - Ф.

Шифратори / дешифратора

Шифратори.

Шифратор, (званий так само кодером) - пристрій, що здійснює перетворення десяткових чисел в двійкову систему числення. Нехай в шифраторі є m входів, послідовно пронумерованих десятковими числами (0, 1, 2, 3, ..., m - 1), і n виходів. Подача сигналу на один з входів призводить до появи на виходах n- розрядної двійкового числа, що відповідає номеру порушеної входу.

рис 5.17

рис 5.18

Очевидно, важко будувати шифратори з дуже великим числом входів m, тому вони використовуються для перетворення в двійкову систему числення відносно невеликих десяткових чисел. Перетворення великих десяткових чисел здійснюється методами, наведеними в довіднику "Системи числення"

Шифратори широко використовуються в різноманітних пристроях введення інформації в цифрові системи. Такі пристрої можуть забезпечуватися клавіатурою, кожна клавіша якої пов'язана з певним входом шифратора. При натисканні цієї клавіші подається сигнал на певний вхід шифратора, і на його виході виникає двійковечисло, відповідне вигравірувані на клавіші символу.

Таблиця 5.5
десяткове число	Двійковий код 8421
	x 8	x 4	x 2	x 1

Таблиця 5.6
Вхідний код 8421				номер виходу
x 8	x 4	x 2	x 1

На рис. 5.17 приведено символічне зображення шифратора, що перетворює десяткові числа 0, 1, 2, ..., 9 в двійкове подання в коді 8421. Символ CD утворений з букв, що входять в англійське слово CODER. Зліва показано 10 входів, позначених десятковими цифрами 0, 1, ..., 9. Справа показані виходи шифратора: цифрами 1, 2, 4, 8 позначені вагові коефіцієнти двійкових розрядів, відповідних окремим виходам.

З наведеного в табл. 5.5 відповідності десяткового і довічного кодів слід, що змінна x 1 на вихідний шині 1 має рівень лог. 1, якщо має цей рівень одна з вхідних змінних y 1, у 3, у 5, у 7, у 9. Отже, x 1 = y l / y 3 / y 5 / y 7 / y 9.

Для інших виходів x 2 = y 2 / y 3 / y 6 / y 7; x 4 = y 4 / y 5 / y 6 / y 7; x 8 = y 8 / y 9.

Цій системі логічних виразів відповідає схема на рис. 5.18, а. На рис. 5.18, б зображена схема шифратора на елементах АБО-НЕ.

Шифратор побудований у відповідності з наступними виразами:

При цьому шифратор має інверсні виходи.

При виконанні шифратора на елементах І-НЕ слід користуватися такою системою логічних виразів:

У цьому випадку передбачена подача на входи інверсних значень, т. Е. Для отримання на виході двійкового представлення деякої десяткової цифри необхідно на відповідний вхід подати лог. 0, а на інші входи - лог.1. Схема шифратора, виконана на елементах І-НЕ, наведена на рис. 5.18, в.

Викладеним способом можуть бути побудовані шифратори, що виконують перетворення десяткових чисел в двійкове подання з використанням будь-якого двійкового коду,

Дешифратори.

Для зворотного перетворення двійкових чисел в невеликі за значенням десяткові числа використовуються дешифратори (звані також декодерами). Входи дешифратора призначаються для подачі двійкових чисел, виходи послідовно нумеруються десятковими числами. При подачі на входи двійкового числа з'являється сигнал на певному виході, номер якого відповідає вхідному числу.

Дешифратори мають широке застосування. Зокрема, вони використовуються в пристроях, що друкують на папері виведені з цифрового пристрою числа або текст. У таких пристроях двійковечисло, вступаючи на вхід дешифратора, викликає поява сигналу на певному його виході. За допомогою цього сигналу проводиться друк символу, відповідного вхідного двійкового числа.

На рис. 5.19, а наведено символічне зображення дешифратора. Символ DС утворений з букв англійського слова DECODER. Зліва показані входи, на яких відзначені вагові коефіцієнти двійкового коду. Праворуч - виходи, пронумеровані десятковими числами, відповідними окремим комбінаціям вхідного двійкового коду. На кожному виході утворюється рівень лог. 1 при строго певній комбінації вхідного коду.

Дешифратор може мати парафазні входи для подачі поряд з вхідними змінними їх інверсій, як показано на рис. 5.19, б.

За способом побудови розрізняють лінійні і прямокутні дешифратори.

Лінійний дешифратор.

Розглянемо побудову дешифратора, що здійснює перетворення, задане табл. 5.6.

(5.22)	(5.23)

Значення вихідних змінних визначаються наступними логічними виразами:

У лінійному дешифраторі вихідні змінні формуються по (5.22) або (5.23). При виконанні дешифратора на елементах І-НЕ користуються (5.23), отримуючи інверсії вихідних функцій. В цьому випадку кожної комбінації вхідного коду буде відповідати рівень лог. 0 на строго певному виході, на інших виходах встановлюється рівень лог. 1. На рис. 5.20 показана структура дешифратора, побудованого на елементах І-НЕ, і його зображення в схемах. Структура має особливості, характерні для дешифраторів в інтегральному виконанні:

для зменшення числа входів формування інверсій вхідних змінних здійснюється в самому дешифраторі;

рис 5.20

рис 5.21

підключені безпосередньо до входів додаткові інвертори зменшують навантаження з боку дешифратора на його вхідні ланцюги.

Дешифратор з 16 виходами для дешифрування всіх можливих комбінацій чотирирозрядний двійкового коду 8421 можна побудувати з двох розглянутих дешифраторів з 10 виходами. На рис. 5.21 показана структура такого дешифратора. У кожному з дешифраторів використовується по 8 виходів, які і утворюють необхідні 16 виходів (y 0, y 1, ..., y 15).

рис 5.22

Прямокутний дешифратор.

Розглянемо принцип побудови прямокутного дешифратора на прикладі дешифратора з 4 входами і 16 виходами.

Розіб'ємо вхідні змінні x 8, x 4, x 2, x 1 на дві групи по дві змінні в кожній: x 8, x 4, і x 2, x 1. Кожну пару змінних використовуємо в якості вхідних змінних окремого лінійного дешифратора на чотири виходи, як показано на рис. 5.22, а. Вихідні змінні лінійних дешифраторів визначаються наступними логічними виразами:

Ці дешифратори виконують функції першого ступеня дешифратора.

Вихідні змінні y 0, y 1, ..., y 15 прямокутного дешифратора можна уявити логічними виразами, використовуючи в них в якості аргументів вихідні змінні y "0, ..., y" 3 і y "" 0, ..., y "" 3 лінійних дешифраторів:

Ці логічні операції виконуються в окремому дешифраторі другого ступеня, званому матричних і складається з двох - входові елементів. На рис. 5.22, б показано умовне зображення матричного дешифратора, де помічені десятковими числами дві групи входів служать для підключення до виходів двох попередніх ступенів дешифрування. На рис. 5.22, в представлена ​​структура прямокутного дешифратора з використанням символів лінійного і матричного дешифраторів.

Можуть бути побудовані прямокутні дешифратори з числом ступенів, великим двох.

Застосування прямокутного дешифратора може виявитися більш вигідним, ніж використання лінійного дешифратора, в тих випадках, коли велике число входів і небажано використання потрібних для побудови лінійного дешифратора елементів з великим числом входів. Однак проходження сигналів послідовно через кілька ступенів в прямокутному дешифраторі призводить до більшої затримки поширення сигналу в ньому.

Таблиця 5.7
код 8421				код 2421
x 4	x 3	x 2	x 1	y 4	y 3	y 2	y 1

перетворювачі кодів

У цифрових пристроях часто виникає необхідність перетворення числової інформації з однієї двійкової системи в іншу (з одного двійкового коду в інший). Прикладом такого перетворення може служити перетворення чисел із двійкового коду 8421, в якому виконуються арифметичні операції, в двійковий код 2 з 5 для передачі по лінії зв'язку. Це завдання виконується пристроями, званими перетворювачами кодів. Для перетворення кодів можна користуватися двома методами:

заснованим на перетворенні вихідного двійкового коду в десятковий і подальшому перетворенні десяткового подання в необхідний двійковий код;

заснованим на використанні логічного пристрою комбінаційного типу, безпосередньо реалізує дане перетворення.

Перший метод структурно реалізується з'єднанням дешифратора і шифратора і зручний у випадках, коли можна використовувати стандартні дешифратори і шифратори в інтегральному виконанні.

Розглянемо докладніше другий метод на конкретних прикладах перетворення двійкових кодів.

перетвореннякоду 8421 вкод 2421.

Позначимо змінні, відповідні окремим, розрядами коду 8421, x 4, x 3, x 2, x 1, то ж для коду 2421 y 4, y 3, y 2, y 1. У табл. 5.7 наведено відповідність комбінацій обох кодів.

Кожна з змінних y 4, y 3, y 2, y 1 може розглядатися функцією аргументів x 4, x 3, x 2, x 1 і, отже, може бути представлена ​​через ці аргументи відповідним логічним виразом. Для отримання зазначених логічних виразів представимо змінні y 4, y 3, y 2, y 1 таблицями істинності в формі таблиці Вейча (рис 5.24.1).

рис 5.23	рис 5.24

рис 5.24.1

Одержимо мінімальну форму логічних виразів, представлених через операції І, АБО, НЕ і через операцію І-НЕ:

На рис. 5.23 приведена логічна структура перетворювача кодів, побудована на елементах І-НЕ з використанням отриманих логічних виразів.

перетвореннякоду 2421 вкод 8421.

Для реалізації даного перетворення (зворотного по відношенню до розглянутого вище) потрібно отримати логічні вирази для змінних x 4, x 3, x 2, x 1, використовуючи в якості аргументів змінні y 4, y 3, y 2, y 1.

рис 5.24.2

Таблиці Вейча для змінних x 4, x 3, x 2, x 1 представлені на рис. 5.24.2. Логічні вирази для змінних x 4, x 3, x 2, x 1:

Логічна структура перетворювача приведена на рис. 5.24.

Перетворювач для цифрової індикації.

Один із способів цифрової індикації полягає в наступному.

Таблиця 5.10
десяткова цифра	Двійковий код 8421				Стан елементів (z 1, ..., z 7) і значення керуючих сигналів (y 1, ..., y 7)
	x 4	x 3	x 2	x 1	1	2	3	4	5	6	7
					y 1	y 2	y 3	y 4	y 5	y 6	y 7

Є сім елементів, розташованих так, як показано на рис. 5.25, а. Кожен елемент може світитися або не світитися, в залежності від значення відповідної логічної змінної, що управляє його світінням. Викликаючи світіння елементів в певних комбінаціях, можна отримати зображення десяткових цифр 0, 1, 9 (рис. 5.25.б).

Десяткові цифри, відображення яких необхідно викликати, задаються зазвичай в двійковому коді. При цьому виникає завдання формування логічних змінних y 1, y 2, ..., y 7 для управління окремими елементами в пристрої індикації. Таблиця істинності для цих змінних представлена ​​в табл.5.10.

рис 5.25

При побудові таблиці були прийняті наступні умови: якщо елемент індикатора світиться, то це означає, що він знаходиться в стані лог. 1, якщо погашений, то він знаходиться в стані лог. 0; управління елементом здійснюється таким чином, що високий рівень лог. 1 на деякому вході індикатора викликає гасіння відповідного елемента (т. Е. Щоб i-й елемент був погашений і z i = 0, необхідно подати на 1-й вхід індикатора керуючий сигнал y i = l). Таким чином, y i = i. Наприклад, можна показати цифри 0 необхідно погасити 7-й елемент (z 7 = 0), залишивши інші елементи в стані світіння; отже, при цьому керуючий сигнал y 7 = l, інші керуючі сигнали y l, ..., y 6 повинні мати рівень лог. 0.

рис 5.26

Формування керуючих сигналів проводиться логічним пристроєм, для синтезу якого на рис. 5.26 побудовані таблиці істинності в формі таблиць Вейча окремо для кожної змінної y l, ..., y 7. Синтезується пристрій є пристроєм з декількома виходами і для отримання мінімальної схеми необхідно в таблицях Вейча побудувати мінімальне число областей, що забезпечують покриття клітин, що містять 1, у всіх семи таблицях. Побудова цих областей має такі особливості. У таблицях змінних у 5 і y 6 використані області 1 і V, які використовуються в таблицях інших змінних. Якщо замість цих областей в таблицях змінних у 5 і y 6 побудувати області з великим охопленням клітин, це викличе збільшення загальної кількості областей і, отже, збільшиться кількість логічних елементів, необхідних для формування відповідних їм логічних виразів. Виділеним областям відповідають такі логічні вирази:

Тепер неважко записати логічні вирази для вихідних величин y l, ..., y 7:

Побудована відповідно до цих виразами схема перетворювача наведена на рис. 5.25, в.

Таблиця 5.12
Тип логічного елемента	Число елементів в корпусі мікросхеми	Число елементів в перетворювачі	Число корпусів мікросхем
Інвертори
Двухвходових елементи І-НЕ
Трехвходовий елементи І-НЕ
Чотиривходових елементи І-НЕ
Загальна кількість корпусів мікросхем			5 5 / 12

Визначимо кількість мікросхем, необхідних для побудови перетворювача. При цьому слід враховувати, що в корпусі випускаються промисловістю мікросхем може мати декілька логічних елементів. У табл. 12 наведено розрахунок кількості корпусів мікросхем.

Лабораторна робота виконується за допомогою навчального лабораторного стенду LESO2.

1 Мета роботи

Метою роботи є вивчення принципів дії комбінаційних схем: дешифратора, шифратора, перетворювача коду для семисегментний індикатора, мультиплексора, суматора.

2 Короткі теоретичні відомості

2.1 Дешифратор (декодер)

Дешифратор (декодер) служить для перетворення n-розрядного позиційного двійкового коду в одиничний вихідний сигнал на одному з 2n виходів. При кожній вхідний комбінації сигналів на одному з виходів з'являється 1. Таким чином, за одиничного сигналу на одному з виходів можна судити про вхідний кодової комбінації. Таблиця істинності для декодера з двома входами зображена в таблиці 2.1.

Таблиця 2.1 - Таблиця істинності двухразрядного дешифратора

x1	x2	y0	y1	y2	y3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Для побудови схеми декодера по таблиці істинності скористаємося методикою, викладеної в лабораторній роботі №1, виконуваної на стенді LESO2. Наприклад, пристрій повинен мати 4 виходи. Для кожного виходу записуємо логічне вираз. На основі СДНФ:

y0 = x1 · x2

y1 = x1 · x2

y2 = x1 · x2

За цією системою виразів нескладно побудувати схему необхідного дешифратора (рисунок 2.1).

Малюнок 2.1 - Схема дешифратора

Умовне графічне позначення такого дешифратора зображено на малюнку 2.2.

Малюнок 2.2 - Умовне графічне позначення дешифратора

2.2 Шифратор (кодер)

Шифратор виконує функцію, зворотну декодера (дешифратор), тобто перетворює непозиційних (унітарний) двійковий 2n розрядний код в n розрядний позиційний код. При подачі на один з входів одиничного сигналу на виході формується відповідний двійковий код. Складемо таблицю істинності шифратора при n = 2.

Таблиця 2.2 - Таблиця істинності шифратора при n = 2

x1	x2	x3	x4	y1	y0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

Синтезуємо шифратор. Для цього запишемо систему його власних функцій:

y1 = x1 · x2 · x3 · x4 + x1 · x2 · x3 · x4

y0 = x1 · x2 · x3 · x4 + x1 · x2 · x3 · x4

Малюнок 2.3 - Схема шифратора Малюнок 2.4 - Умовне графічне позначення шифратора

2.3 Перетворювач коду для семисегментний індикатора

Найбільш широко перетворювачі кодів відомі стосовно до цифрових індикаторів. Наприклад, перетворювач 4-х розрядного позиційного двійкового коду в десяткові цифри. Є семи сегментний індикатор і з його допомогою потрібно висвітлити десять цифр.

Малюнок 2.5 - Семи сегментний індикатор

Очевидно, що двійковий код повинен мати не менше 4 - х розрядів (2 ^ 4 = 16, що більше 10). Складемо таблицю істинності роботи такого перетворювача.

Таблиця 2.3 - Таблиця істинності перетворювача

цифра	Двійковий код 8-4-2-1				a	б	в	г	д	е	ж
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

За ТИ нескладно скласти систему власних функцій для всіх виходів, тобто СДНФ, мінімізувати її і скласти принципову схему.

Малюнок 2.6 - Умовне графічне позначення перетворювача коду

2.4 мультиплексор

Мультиплексор - пристрій, який дозволяє комутувати один з 2 ^ n інформаційних входів X на один вихід Y під дією n керуючих (адресних) сигналів. На малюнку. 2.7 зображена спрощена функціональна схема мультиплексора на ідеалізованих електронних ключах.

Малюнок 2.7 - Схема мультиплексора на ідеалізованих електронних ключах

У цифрових схемах потрібно управляти ключами за допомогою логічних рівнів. Тому бажано підібрати пристрій, яке могло б виконувати функції електронного ключа з керуванням цифровим сигналом. Спробуємо «змусити» працювати в якості електронного ключа вже знайомі нам логічні елементи. Розглянемо ТИ логічного елемента «І». При цьому один з входів логічного елемента «І» будемо розглядати як інформаційний вхід електронного ключа, а інший вхід - як керуючий. Так як обидва входи логічного елемента «І» еквівалентні, то не важливо який з них буде керуючим входом. Нехай вхід X буде керуючим, а Y - інформаційним. Для простоти міркувань, розділимо ТИ на дві частини в залежності від рівня логічного сигналу на керуючому вході X.

Таблиця 2.4 - Таблиця істинності

y	x	Out
0 0	0 1	0 0
1 1	0 1	0 1

По таблиці істинності чітко видно, що якщо на керуючий вхід X поданий нульовий логічний рівень, сигнал, поданий на вхід Y, на вихід Out не проходить. При подачі на керуючий вхід X логічної одиниці, сигнал, що надходить на вхід Y, з'являється на виході Out. Це означає, що логічний елемент «І» можна використовувати в якості електронного ключа. При цьому не важливо, який з входів елемента "І" буде використовуватися в якості керуючого входу, а який - в якості інформаційного. Залишається тільки об'єднати виходи елементів «І» на один загальний вихід. Це робиться за допомогою логічного елемента «АБО» точно так само як і при побудові схеми по довільній таблиці істинності. Одержаний варіант схеми комутатора з керуванням логічними рівнями наведено на малюнку 2.8.

Малюнок 2.8 - Принципова схема мультиплексора, виконана на логічних елементах

У схемах, наведених на малюнках 2.7 і 2.8, можна одночасно включати кілька входів на один вихід. Однак зазвичай це призводить до непередбачуваних наслідків. Крім того, для керування таким комутатором потрібно багато входів, тому до складу мультиплексора зазвичай включають двійковий дешифратор, як показано на малюнку 2.9. Така схема дозволяє управляти перемиканням інформаційних входів мультиплексора за допомогою двійкових кодів, що подаються на його керуючі входи. Кількість інформаційних входів в таких схемах вибирають кратним ступеня числа два.

Малюнок 2.9 - Принципова схема мультиплексора, керованого двійковим кодом

Умовне графічне позначення 4-х входовую мультиплексора з керуванням двійковим кодом наведено на малюнку 2.10. Входи A0 і A1 є керуючими входами мультиплексора, що визначають адресу інформаційного вхідного сигналу, який буде з'єднаний з вихідним виводом мультиплексора Y. Інформаційні вхідні сигнали позначені: X0, X1, X2 і X3.

Малюнок 2.10 - Умовне графічне позначення 4-х входовую мультиплексора

В умовному графічному позначенні назви інформаційних входів A, B, C і D замінені назвами X0, X1, X2 і X3, а назва виходу Out замінено на назву Y. Таке позначення входів і виходів мультиплексора більш поширене у вітчизняній літературі. Адресні входи позначені як A0 і A1.

Про особливості реалізації мультіплесоров на мові Verilog можна почитати в статті:
Архітектура ПЛІС. Частина 2. Мультиплексор

2.5 суматор

Суматор - вузол комп'ютера, призначений для додавання двійкових чисел. Побудова довічних сумматоров зазвичай починається з суматора по модулю 2.

Суматор за модулем 2

Схема суматора по модулю 2 збігається зі схемою виключає «АБО».

Таблиця 2.5 - Таблиця істинності суматора по модулю 2

x1	x2	y
0	0	0
0	1	1
1	0	1
1	1	0

Логічний вираз, що описує суматор за модулем 2:

y = x1 · x2 + x1 · x2

Малюнок 2.11 - Умовне графічне позначення суматора по модулю 2

На основі логічного рівняння, що описує цей елемент можна синтезувати схему:

Малюнок 2.12 - Схема суматора по модулю 2

Суматор за модулем 2 виконує підсумовування без урахування перенесення. У звичайному двійковому суматорі потрібно враховувати перенесення, тому потрібні схеми, що дозволяють формувати перенесення в наступний двійковий розряд. Таблиця істинності такої схеми, званої полусумматора, приведена в таблиці 2.6.

Таблиця 2.6 - Таблиця істинності полусумматора

A	B	S	P0
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

тут Aі B- складові;
S- сума;
P0- перенесення в старший розряд (вихід перенесення Pout).
Запишемо систему власних функцій для полусумматора:

S = A · B + A · B
P0 = A · B

Малюнок 2.13 - Принципова схема, яка реалізує таблицю істинності полусумматора Малюнок 2.14 - Зображення полусумматора на схемах

Повний суматор.

Схема полусумматора формує перенесення в старший розряд, але не може враховувати перенесення з молодшого розряду. При додаванні багаторозрядних двійкових чисел необхідно складати три цифри в кожному розряді - 2 доданків і одиницю перенесення з попереднього розряду PI.

PI	A	B	S	PO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

PI- вхід 1 перенесення з попереднього розряду,
PO- вихід 1 перенесення в старший розряд.

На підставі таблиці істинності запишемо систему власних функцій для кожного виходу:

S = A · B · PI + A · B · PI + A · B · PI + A · B · PI

PO = A · B · PI + A · B · PI + A · B · PI + A · B · PI

В результаті отримаємо схему повного суматора (рисунок 2.15).

Малюнок 2.15 - Принципова схема, яка реалізує таблицю істинності повного двійкового однорозрядного сумматора

Малюнок 2.16 - Зображення повного двійкового однорозрядного суматора на схемах

теорія питання

3 Завдання до роботи

3.1 Дослідити принцип роботи дешифратора 2 x 4

Конфігурувати ПЛІС відповідно до малюнком 3.1. Підключити до входів X0 і X1 перемикачі S7 і S8, а до виходів Y0, Y1, Y2, Y3 світлодіодні індикатори LED5, LED6, LED7, LED8. Для цього підключити входи і виходи дешифратора до відповідних ніжок ПЛІС.

Малюнок 3.1 - Схема дешифратора

Подаючи всі можливі комбінації логічних рівнів на входи X0, X1 за допомогою ключів S7, S8 і спостерігаючи за станами світлодіодних індикаторів LED5, LED6, LED7, LED8, заповніть таблицю істинності дешифратора.

Таблиця 3.1 - Таблиця дешифратора

x1	x2	y0	y1	y2	y3
0	0
0	1
1	0
1	1

3.2 Дослідити принцип роботи шифратора 4x2
Конфігурувати ПЛІС відповідно до малюнком 3.2.

Малюнок 3.2 - Схема шифратора 4x2

Підключити до входів X1, X2, X3, X4 перемикачі S8, S7, S6, S5, а до виходів Y0, Y1 світлодіодні індикатори LED8, LED7. Для цього підключити входи і виходи дешифратора до відповідних ніжок ПЛІС. Подаючи всі можливі комбінації логічних рівнів на входи X1, X2, X3, X4 за допомогою ключів S8, S7, S6, S5 і спостерігаючи за станами світлодіодних індикаторів LED7, LED8, заповніть таблицю істинності шифратора.

Таблиця 3.2 - Таблиця істинності шифратора

x1	x2	x3	x4	y1	y0
1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1

3.3 Дослідити роботу перетворювача коду для семисегментний індикатора.

Скласти таблицю істинності перетворювача коду (таблиця. 3.3).
Зібрати схему, зображену на малюнку 3.3.

Таблиця 3.3 - Таблиця істинності перетворювача

x3	x2	x1	x0	A	B	C	D	E	F	G
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

Малюнок 3.3 - Схема перетворювача коду для семисегментний індикатора

Подаючи за допомогою ключів S8, S7, S6, S5 різні кодові комбінації на входи X0, X1, X2, X3 визначити цифри, висвітлюються на індикаторі. За результатами експерименту заповнити таблицю 3.4.

Таблиця 3.4 - Таблиця, що описує роботу перетворювача коду для семисегментний індикатора

x3	x2	x1	x0	показання індикатора
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

3.4 Дослідити роботу мультиплексора 4x1

Конфігурувати ПЛІС відповідно до малюнком 3.4.

Малюнок 3.4 - Схема мультиплексора 4x1

По черзі встановлюючи всі можливі кодові комбінації на адресних входах A і B, визначте номера комутованих каналів. Номер комутованого каналу визначається шляхом почергового підключення до входів X0, X2, X3, X4 рівня логічної одиниці і спостереження за виходом Y. Заповніть таблицю 3.5.

Таблиця 3.5 - Таблиця, що описує роботу мультиплексора

3.5 Дослідити схему суматора

Конфігурувати ПЛІС відповідно до малюнком 3.5. тут Pin, Poutвідповідно вхід і вихід одиниці переносу, Aі B- складові, S- сума.

Малюнок 3.5 - Схема суматора

Заповнити таблицю істинності суматора (таблиця 3.6).

Таблиця 2.7 - Таблиця істинності повного суматора

Pin	B	A	Pout
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

1. Мета роботи.
2. Схеми дослідження дешифратора, шифратора, перетворювача коду для семисегментний індикатора, мультиплексора, суматора.
3. Таблиці істинності для кожної схеми.
4. Висновки за кожним завданням.

5 Контрольні питання

1. Принцип роботи дешифратора?
2. Як синтезувати дешифратор з довільною розрядністю?
3. Як працює шифратор?
4. Як працює перетворювач коду для семисегментний індикатора?
5. Як влаштований семи сегментний індикатор?
6. Як працює мультиплексор?
7. Як в лабораторній роботі проводилося дослідження мультиплексора?
8. Як працює акумулятор?
9. Покажіть таблицю істинності шифратора.
10. Що таке одиниця переносу?

Функції дешифраторів і шифраторів зрозумілі з їх назв. Дешифратор перетворює вхідний двійковий код в номер вихідного сигналу (дешифрирует код), а шифратор перетворює номер вхідного сигналу у вихідний двійковий код (шифрує номер вхідного сигналу). Кількість вихідних сигналів дешифратора і вхідних сигналів шифратора дорівнює кількості можливих станів двійкового коду (вхідного коду у дешифратора і вихідного коду у шифратора), тобто 2 n, де n - розрядність двійкового коду (рис. 5.1). Мікросхеми дешифраторів позначаються на схемах буквами DC (від англійського Decoder), а мікросхеми шифраторів - CD (від англійського Coder).

Мал. 5.1.Функції дешифратора (зліва) і шифратора (праворуч)

На виході дешифратора завжди присутній тільки один сигнал, причому номер цього сигналу однозначно визначається вхідним кодом. Вихідний код шифратора однозначно визначається номером вхідного сигналу.

Розглянемо докладніше функцію дешифратора.

У стандартні серії входять дешифратори на 4 виходи (2 розряду вхідного коду), на 8 виходів (3 розряду вхідного коду) і на 16 виходів (4 розряду вхідного коду). Вони позначаються відповідно як 2-4, 3-8, 4-16. Розрізняються мікросхеми дешифраторів входами управління (дозволу / заборони вихідних сигналів), а також типом виходу: 2С або ОК. Вихідні сигнали всіх дешифраторів мають негативну полярність. Входи, на які надходить вхідний код, називають часто адресними входами. Позначають ці входи 1, 2, 4, 8, де число відповідає вазі двійкового коду (1 - молодший розряд, 2 - наступний розряд і т.д.), або А0, А1, А2, А5. У вітчизняних серіях мікросхеми дешифраторів позначаються буквами ВД. На рис. 5.2 показані три найбільш типових мікросхеми дешифраторів.

Мал. 5.2.Приклади мікросхем дешифраторів

Код на входах 1, 2, 4, 8 визначає номер активного виходу (вхід 1 відповідає молодшому розряду коду, вхід 8 - старшому розряду коду). Входи дозволу С1, С2, С3 об'єднані по функції І і мають зазначену на малюнку полярність. Для прикладу в табл. 5.1 наведена таблиця істинності дешифратора ІД7 (3-8). Існують і дешифратори 4-10 (наприклад, ІД6), які обробляють не всі можливі 16 станів вхідного коду, а тільки перші 10 з них.

Перші три рядки таблиці відповідають забороні вихідних сигналів. Дозволом виходу буде одиниця на вході С1 і нулі на входах С2 і С5. Символ "Х" позначає байдуже стан даного входу (неважливо, нуль або одиниця). Нижні вісім рядків відповідають вирішенню вихідних сигналів. Номер активного виходу (на якому формується нульовий сигнал) визначається кодом на входах 1, 2, 4, причому вхід 1 відповідає молодшому розряду коду, а вхід 4 - старшому розряду коду.

Таблиця 5.1. Таблиця істинності дешифратора 3-8 (ІД7)

входи

виходи

C1

-C2

-C3

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

Найбільш типове застосування дешифраторів полягає саме в дешифруванні вхідних кодів, при цьому входи С використовуються як стробирующие, керуючі сигнали. Номер активного (тобто нульового) вихідного сигналу показує, який вхідний код надійшов. Якщо потрібно дешифрувати код з великим числом розрядів, то можна об'єднати кілька мікросхем дешифраторів (приклад показаний на рис. 5.3).

Мал. 5.3.Збільшення кількості розрядів дешифратора

При цьому старші розряди коду подаються на основний дешифратор, виходи якого дозволяють роботу кількох додаткових дешифраторів. На об'єднані входи цих додаткових дешифраторів подаються молодші розряди вхідного коду. З п'яти мікросхем дешифраторів 2-4 можна отримати дешифратор 4-16, як показано на малюнку (хоча краще, звичайно, взяти готову мікросхему). Точно так же з дев'яти мікросхем 3-8 можна отримати дешифратор 6-64, а з сімнадцяти мікросхем 4-16 - дешифратор 8-256. Ще одна поширена застосування дешифраторів - селекція (вибір) заданих вхідних кодів. Поява негативного сигналу на обраному виході дешифратора буде означати надходження на вхід цікавить нас коду. В даному випадку збільшувати число розрядів вхідного селектіруемих коду набагато простіше, ніж в попередньому (див. Рис. 5.3). Наприклад, дві мікросхеми 4-16 дозволяють селектировать 8-розрядний код (рис. 5.4). У прикладі на малюнку селектіруется 16-ковий код 2А (двійковий код 0010 1010). При цьому один дешифратор робота ет з молодшими чотирма розрядами коду, а інший - зі старшими чотирма розрядами. Об'єднуються дешифратори так, що один з них дозволяє роботу іншого по входах С1 і С2. Застосовуючи механічні перемикачі виходів дешифраторів (тумблери, перемички), можна легко змінювати код, селектіруемих даною схемою.

Мал. 5.4.Селектирования коду на дешифратор

Ще одне важливе застосування дешифраторів полягає в перекоммутации одного вхідного сигналу на декілька виходів. Або, іншими словами, дешифратор в даному випадку виступає в якості демультиплексор вхідних сигналів, який дозволяє розділити вхідні сигнали, що приходять в різні моменти часу, на одну вхідну лінію (мультиплексовані сигнали). При цьому входи 1, 2, 4, 8 дешифратора використовуються як керуючі, адресних, що визначають, на який вихід переслати прийшов в даний момент вхідний сигнал (рис. 5.5), а один з входів С виступає в ролі вхідного сигналу, який пересилається на заданий вихід. Якщо у мікросхеми є кілька стробирующих входів С, то залишилися входи С можна використовувати в якості дозволяють роботу дешифратора.

Мал. 5.5.Включення дешифратора як демультиплексор

Мал. 5.6.Стробування вихідних сигналів дешифратора

На другому рівні уявлення (модель з тимчасовими затримками) також треба враховувати, що затримки дешифратора більше затримки простих логічних елементів приблизно вдвічі для вхідного коду і приблизно в півтора рази - для стробирующих входів. Тобто якщо спробувати замінити дешифратор схемою на логічних елементах, то такий дешифратор вийде повільніше. Точні величини затримок треба дивитися в довідниках.

Мал. 5.7.Позиційна індикація на дешифраторі з виходами ОК

Дешифратори, що мають виходи типу ОК (ІД5, ІД10), зручно застосовувати в схемах позиційної індикації на світлодіодах. На рис. 5.7 наведено приклад такої індикації на мікросхемі ІД5, яка представляє собою два дешифратора 2-4 з об'єднаними входами для подачі коду і стробами, що дозволяють легко будувати дешифратор 3-8. При цьому старший розряд коду вибирає один з дешифраторів 2-4 (нуль відповідає верхньому по схемі дешифратор, а одиниця - нижньому). Тобто в даному випадку номер палаючого світлодіода дорівнює вхідному коду дешифратора. Така індикація називається позиційною.

Мал. 5.8.Об'єднання виходів дешифраторів з ОК

Виходи мікросхем дешифраторів з ОК можна об'єднувати між собою для реалізації проводового АБО (рис. 5.8). Нуль на об'єднаному виході буде тоді, коли хоча б на одному з виходів виробляється нуль. При рівномірному покроковому нарощуванні вхідного коду (наприклад, за допомогою лічильника) таке рішення дозволяє формувати досить складні послідовності вихідних сигналів. Правда, кожен вихід дешифратора може використовуватися для отримання тільки одного вихідного сигналу. Це обмежує можливості таких схем.

Шифратори використовуються набагато рідше, ніж дешифратори. Це пов'язано з більш специфічною областю їх застосування. Значно менше і вибір мікросхем шифраторів в стандартних серіях. У вітчизняних серіях шифратори мають в назві літери ІВ.

На рис. 5.9 показані для прикладу дві мікросхеми шифраторів ІВ1 і ІВ3. Перша має 8 входів і 3 виходи (шифратор 8-3), а друга - 9 входів і 4 виходи (шифратор 9-4). Всі входи шифраторів - інверсні (активні вхідні сигнали - нульові). Всі виходи теж інверсні, тобто формується інверсний код. Мікросхема ІВ1, крім 8 інформаційних входів і 3 розрядів вихідного коду (1, 2, 4), має інверсний вхід дозволу -ЕI, вихід ознаки приходу будь-якого вхідного сигналу -GS, а також вихід перенесення -EO, що дозволяє об'єднувати декілька шифраторів для збільшення розрядності .

Мал. 5.9.мікросхеми шифраторів

Таблиця істинності шифратора ІВ1 приведена в табл. 5.2.

Таблиця 5.2. Таблиця істинності шифратора ІВ1

входи

виходи

-EI

-GS

-EO

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

З таблиці видно, що на виходах коду 1, 2, 4 формується інверсний двоїчний код номера вхідний лінії, на який приходить негативна вхідний сигнал. При одночасному надходженні декількох вхідних сигналів формується вихідний код, відповідний входу з найбільшим номером, тобто старші входи мають пріоритет перед молодшими. Тому такий шифратор називається пріоритетним. При відсутності вхідних сигналів (другий рядок таблиці) формується вихідний код 111. Одиничний сигнал -EI (перший рядок) забороняє роботу шифратора (всі вихідні сигнали встановлюються в одиницю). На виході -GS виробляється нуль при приході будь-якого вхідного сигналу, що дозволяє, зокрема, відрізнити ситуацію приходу нульового вхідного сигналу від ситуації відсутності будь-яких вхідних сигналів. Вихід -EO стає активним (нульовим) при відсутності вхідних сигналів, але дозвіл роботи шифратора сигналом -EI.

Стандартне застосування шифраторів полягає в скороченні кількості сигналів. Наприклад, в разі шифратора ІВ1 інформація про восьми вхідних сигналах згортається в три вихідних сигнали. Це дуже зручно, наприклад, при передачі сигналів на великі відстані. Правда, вхідні сигнали не повинні приходити одночасно. На рис. 5.10 показані стандартна схема включення шифратора і тимчасові діаграми його роботи.

Мал. 5.10.Стандартне включення шифратора

Інверсія вихідного коду призводить до того, що при приході нульового вхідного сигналу на виході формується не нульовий код, а код 111, тобто 7. Точно так же при приході, наприклад, третього вхідного сигналу на виході утворюється код 100, тобто 4, а при приході п'ятого вихідного сигналу - код 010, тобто 2.

Наявність у шифраторів входів EI і EO дозволяє збільшувати кількість входів і розрядів шифратора, правда, за допомогою додаткових елементів на виході. На рис. 5.11 показаний приклад побудови шифратора 16-4 на двох мікросхемах шифраторів ІВ1 і трьох елементах 2И-НЕ (ЛА3).

Мал. 5.11.Шифратор 16-4 на двох Шифратори 8-3

Одночасне або майже одночасна зміна сигналів на вході шифратора призводить до появи періодів невизначеності на виходах. Вихідний код може на короткий час приймати значення, що не відповідає жодному з вхідних сигналів. Тому в тих випадках, коли вхідні сигнали можуть приходити одночасно, необхідна синхронізація вихідного коду, наприклад, за допомогою дозволяючого сигналу EI, який повинен приходити тільки тоді, коли стан невизначеності вже закінчилося.

Затримка шифратора від входу до виходу коду приблизно в півтора рази перевищує затримку логічного елемента, а затримка до виходу GS - приблизно в два рази більше. Точні величини затримок мікросхем треба дивитися в довідниках.