Decodoare din seria kmop (kmdp). Informații teoretice scurte

Dintre CI de tip combinațional, decodoarele sunt cele mai utilizate pe scară largă, prezentate în seria luată în considerare de microcircuitele K165ID1, K155IDZ și KL55ID4.

Decodorul K155IDZ (Fig. 16) are patru intrări de adresă 1, 2, 4, 8, două intrări de poartă A1și A2și șaisprezece ieșiri 0 - 15. Dacă ambele intrări de poartă au niveluri logice 0, la cel al ieșirilor al căror număr corespunde echivalentului binar al codului de intrare (intrarea 1 este bitul cel mai puțin semnificativ, intrarea 8 - senior), va exista un nivel logic 0, la celelalte ieșiri - logic 1. Dacă cel puțin una dintre intrările stroboscopice Alși A2 nivelul logic 1, apoi indiferent de stările intrărilor la toate ieșirile CI, se formează un logic, 1.

Prezența a două intrări de poartă extinde semnificativ posibilitățile de utilizare a CI. Din două microcircuite K155IDZ, completate de un invertor TTL, puteți asambla un decodor pentru 32 de ieșiri (Fig. 17), un decodor pentru 64 de ieșiri este asamblat din patru circuite integrate K155IDZ și două invertoare (Fig. 18) și 256 de ieșiri - de la 17 circuite integrate K165IDZ (fig. 19).

Orez. 16. Concluziile IC K155IDZ Fig. 17. Decodor pentru 32 de iesiri

Microcircuit integrat K155ID4 (Fig. 20) conține două decodoare pentru patru ieșiri fiecare cu intrări de adresă combinate și intrări stroboscopice separate. Nivelul 0 logic la ieșirile primului decodor (de sus conform schemei) se formează (în mod similar cu K155IDZ) numai dacă există un nivel 0 logic la ambele intrări stroboscopice, pe de altă parte - 0 logic (ieșire). 2). Această structură a IS vă permite să o utilizați în diferite opțiuni de includere. Pe baza IC K155ID4 pot fi construite, în special, decodoare cu opt ieșiri cu o intrare stroboscopică (Fig. 21) și 16 ieșiri (Fig. 22). Pe nouă circuite integrate K155ID4, puteți asambla un decodor pentru 64 de ieșiri conform unei scheme similare cu Fig. 19. Dacă microcircuitul K155ID4 este suplimentat cu trei elemente 2I - NOT, puteți obține un decodor pentru 10 ieșiri (Fig. 23).

Orez. 18. Decodor pentru 64 de iesiri

Decodoarele binare descrise sunt complete: orice stare a j intrărilor de adresă corespunde stării zero a unei singure ieșiri j. În unele cazuri, de exemplu, cu reprezentarea binară-zecimală a numerelor, este convenabil să se utilizeze decodoare incomplete, în care numărul de ieșiri este mai mic decât numărul de stări posibile ale intrărilor de adresă. În special, un decodor BCD conține zece ieșiri și cel puțin patru intrări. Pe baza unui decodor complet, este întotdeauna posibil să se construiască unul incomplet pentru un număr mai mic de intrări.

Cu toate acestea, datorită utilizării pe scară largă a decodorelor BCD în dispozitivele de afișare, seria K.155 include un decodor binar-zecimal K155ID1 cu o ieșire de înaltă tensiune (Fig. 24). Decodorul are patru intrări care pot fi conectate la ieșirile oricărei surse de cod 1 - 2 - 4 - 8 și zece ieșiri care pot fi conectate la catozii unui indicator digital sau semn cu descărcare în gaz, al cărui anod este conectat. printr-un rezistor de 22 - 91 kΩ la plusul unei surse constante sau a unei tensiuni de ondulare 200 - 300 V.

Orez. 19. Decodor pentru 256 de iesiri

Orez. 20. Circuit IC K155ID4

Orez. 21. Decodor pentru 8 iesiri cu stroboscop

Orez. 22. Decodor pentru 16 iesiri

Orez. 23. Decodor pentru 10 iesiri

Orez. 24. Concluziile IC K155ID1

Pentru conectarea la IC K155IE4, inclus în modul împărțire cu 10 cu codul 1 - 1 - 4 - 6 schema este prezentată în fig. 25.

Pentru a conecta IC K155ID1 la ieșirile deceniului de pe IC K155TM2 (vezi Fig. 5), este necesar un element I suplimentar, care poate fi oricare două diode de putere redusă (Fig. 26) sau 1/4 din K155LI1 microcircuit integrat.

Atunci când conectați IC-ul K155ID1 la intrările altor circuite integrate TTL din seria K155, trebuie luate măsuri suplimentare pentru a se potrivi nivelurilor, deoarece condițiile tehnice de pe IC-ul K155ID1 garantează că tensiunea de ieșire în starea logică 0 nu depășește 2,5 V, care depășește pragul de comutare al CI TTL, care este de aproximativ il, 3 V. În practică, tensiunea de ieșire a circuitului integrat K155ID1 în starea 0 poate fi puțin mai mare sau mai mică decât pragul de comutare, prin urmare, pentru funcționarea fiabilă a circuitului integrat. - sarcină, o diodă de siliciu ar trebui inclusă în circuitul de alimentare negativ al acestui microcircuit. O astfel de includere va crește pragul de comutare al CI la aproximativ 2 V, ceea ce va asigura coordonarea acestuia cu decodorul K155ID1. În plus, acest lucru va crește nivelul de ieșire al 0 logic al microcircuitului la aproximativ 0,9 V, ceea ce este suficient pentru funcționarea normală a circuitelor integrate ulterioare.

În fig. 27 prezintă o diagramă a unui divizor de frecvență pentru 10 s, comutabil în 10 - 1,1 ciclu de lucru al impulsurilor de ieșire, ilustrând regulile descrise mai sus pentru potrivirea decodorului K.155ID1 cu circuitele integrate TTL.

Pentru comutarea semnalelor binare se folosesc așa-numitele multiplexoare, prezentate în seria K155 prin microcircuitele integrate K155KP1, K155KP2, K155KP5 și K155KTG7.

Multiplexorul K165KP7 are opt intrări de informații (DO - D7), trei intrări de adresă (1, 2, 4) și intrare de poartă A(fig. 28). Microcircuitul are două ieșiri - directă și inversă. Dacă intrarea de gate este 1 logic, ieșirea directă este 0 indiferent de semnalele de pe alte intrări. Dacă intrarea IC de poartă este 0 logic, semnalul de la ieșirea directă repetă semnalul de la intrare, al cărui număr coincide cu echivalentul binar al codului de la intrările 1, 2, 4 ale multiplexorului. La ieșirea inversă, semnalul este întotdeauna defazat cu semnalul de la ieșirea directă.

Prezența unei intrări de tip gate permite prin mijloace simple construiți multiplexoare pentru un număr mai mare de intrări. În fig. 29 prezintă o diagramă a unui multiplexor pentru 16 intrări, Fig. 30 - 64.

Multiplexorul K155KP5 (Fig. 31), spre deosebire de K155KP7, are doar o ieșire inversă și nu are intrare de tip gate.

Microcircuitul integrat K155KP1 (Fig. 32) conține patru intrări de adresă 1, 2, 4, S, 16 intrări de informații DO - D15și intrare de poartă A. Ieșirea acestui microcircuit este doar inversă. Toate proprietățile și metodele de includere la este același cu cel al lui K156KP2.

Microcircuitul integrat K155KP2 (Fig. 33) conține două multiplexoare pentru patru intrări de informații D0 - D3 cu intrări stroboscopice separate, intrări de adrese combinate și ieșiri directe.

Orez. 27. Divizor de frecvență cu 10 cu ciclu de lucru comutabil

Orez. 28. Concluziile IS K155KP7

Orez. 29. Multiplexor pentru 16 intrări

Orez. 30. Multiplexor cu 64 de intrări Fig. 31. Concluziile IS K155KP5

Orez. 32. Concluzii I C K155KP1 Fig. 33. Circuitul IC K155KP2 Fig. 34. Concluziile IS K155LP5

După cum știți, principala operațiune efectuată în calculatoarele digitale este adăugarea. Toate celelalte operații aritmetice - scăderea, înmulțirea, împărțirea - se reduc la adunare. Operația de adunare a numerelor binare se realizează folosind sumatori și semiasumatori.

Circuitul integrat din seria K155 include două tipuri de jumătăți de adunare - K155LP5 și K155IP2.

În IC K155LP5 (Fig. 34) există patru semi-sumatoare independente (alte denumiri sunt modul doi sumatori, element SAU exclusiv). Fiecare dintre aceste elemente funcționează după cum urmează. Dacă pe ambele intrări ale unui element, de exemplu 1 și 2, nivelul 0 logic - 0 logic la ieșirea 3. Dacă una dintre intrări este 0 logic, pe cealaltă 1 logic, la ieșire - 1 ,. dacă ambele intrări sunt 1, ieșirea este 0.

Orez. 35. Schema IC K155IP2

Structura IS KD55IP2 (Fig. 35) include un agregator cu opt intrări conform modulului 2, desemnat SM2, invertor și două elemente logice AND - OR - NOT ;.

Un sumator cu opt intrări modulo 2 funcționează similar cu unul cu două intrări: dacă intrările sale au un număr par de semnale cu un nivel logic de 1, ieșirea este 0 logic, dacă numărul de unități la intrări este impar, la ieșire 1. Elementele rămase ale IC vă permit să combinați circuite integrate între ele pentru a crește numărul de intrări ... Când nivelul 1 logic este aplicat intrării 3, 0 logic este aplicat intrării 4, nivelul de ieșire 5 va corespunde nivelului de ieșire al sumatorului SM2, la iesire 6 - inversarea acestuia. Niveluri de alb la (intrari 3 și 4 invers, niveluri de ieșire 5 și 6 va fi, de asemenea, inversat.

Să ne amintim principalele proprietăți ale sumatorilor binari. Fiecare bit al unui adunator binar (uneori este numit un sumator complet) are trei intrări - două intrări L și B pentru termenii, intrarea semnalului de transport de la bitul anterior CUși două ieșiri - suma lui S și semnalul de transport R la următoarea categorie. Lucrarea sumatorului este ilustrată în tabel. 3. Intrări A, B, C,în general, sunt egali. Semnalul sumă S capătă o valoare logică, 1 pentru un număr impar de uni la intrări A, Bși C și 0 logic pentru par, ca în jumătățile de adunare discutate mai sus. Purtare semnal R este egal cu 1 logic atunci când numărul unilor la intrări este egal cu 2 sau 3. O proprietate interesantă a tabelului. 3 este simetria sa: înlocuirea lui 0 cu 1 și invers nu îi încalcă adevărul. Această proprietate este utilizată pentru a simplifica circuitele de adunare.

Tabelul 3

Intrări	Ieșiri	Intrări	Ieșiri
L	v	Cu	S	R	A	v	Cu	S	R

Microcircuite integrate KD55IM1, K155IM2 și K155IMZ - respectiv sumatoare complete de un bit, doi și patru biți. În fig. 36 prezintă o diagramă a IC K.155IM1. Se bazează pe două elemente multi-input AND - OR - NOT. Semnalul de transport (invers) este format la ieșire R, dacă cel puțin două intrări ale sumatorului există un nivel logic 1. Dacă A = B = 1, elementul AND inferior este pornit DD6, dacă A-С - 1, elementul din mijloc este pornit DDI, la B = C = 1, elementul superior este pornit. Semnalul de transport este format, desigur, și la A = B = C = 1. Semnalul de sumă este generat dacă A = B = C = 1 și poarta logică inferioară pornește H-DD5. Semnalul de sumă se formează și în cazul în care există cel puțin o unitate la intrările A, B, C și nu există semnal la ieșirea de transport (P =! L, unul dintre cele trei elemente superioare AND este pornit). DD5). Deoarece semnalul de transport este generat atunci când există două sau trei dintre semnalele de intrare, al doilea caz de generare a semnalului de sumă corespunde unuia și numai unul dintre semnalele de intrare. Dacă nu există semnale la toate intrările (A = B = C = 0), atunci și semnalele de ieșire sunt absente: S = 0, P = 0 (P = 0).

Semnale de intrare A și B poate fi alimentat nu numai în cod direct (intrările 8 și 9 Pentru o, 12 și 13 pentru B), dar și invers (intrari 11 pentru A și 2 pentru V). Când se utilizează semnale de intrare inversate, intrările 8, 9, 12 și 13 ar trebui să fie conectat la firul comun, iar atunci când utilizați semnale directe, conectați cablurile în perechi 10 și 11, 1 și 2.

Elementele DD1și DD2 microcircuitele au o ieșire de colector deschis, deci concluziile 10 și 1 poate fi folosit fie ca ieșiri de elemente DD1și DD2, sau ca elemente de transformare intrări DD1și DD2 tastați ȘI - NU în elemente ȘI - SAU - NU prin conectarea ieșirilor IC K155LA8 la acești pini. Oricum folosind constatările 10 și 1 între ele și plusul sursei de alimentare, este necesar să se includă rezistențe 1 - 2 kOhm.

Orez. 36. Circuit IC K155IM1

Orez. 37. Schema de conectare a circuitelor integrate K155IM1 într-un adunator cu două cifre

Orez. 38. Concluziile IC K155IM2 Fig. 39. Concluziile IS K155IMZ

Când conectați IC K155IM1 la un adunator multi-biți (Fig. 37), proprietatea de simetrie descrisă mai sus a sumatorului complet este utilizată în ceea ce privește înlocuirea semnalelor de intrare și de ieșire cu unele inverse. În primul bit, semnalele de intrare sunt transmise la intrările directe ale CI DD1, semnalul de ieșire suma este preluat de la ieșirea directă S, semnalul de transport este preluat de la singura ieșire (inversa) P. La al doilea bit al sumatorului, semnalele de intrare A și B sunt alimentate la intrările inverse, la intrarea directă. intrare CU un semnal de transport invers este furnizat de la primul bit, semnalul direct de ieșire al sumei este format la ieșirea inversă 5, semnalul de transport direct de ieșire este format la ieșirea inversă R. A treia cifră a sumatorului funcționează în același mod ca prima, a patra - ca a doua etc.

O astfel de alternanță a modului de operare al sumătorilor pe un singur bit asigură o întârziere minimă de propagare a semnalului în cel mai lung lanț - în lanțul de formare a semnalului de transport.

Microcircuitul integrat K155IM2 (p. 38) este o combinație de două microcircuite K155IM1, conectate conform Fig. 37 cu invertoarele neutilizate eliminate. Microcircuitul integrat K155IMZ (Fig. 39) corespunde la două microcircuite K155IM2, în care ieșirea este: ieșirea de transfer a primului IC este conectată la intrare CU al doilea.

3. Diagrama funcțională, denumirea grafică convențională și tabelul de adevăr al unui decodor complet pentru 3 intrări.

4. Decodoare liniare: funcție de comutare, UGO și circuit.

5. Decodoare piramidale: functie de comutare, UGO si circuit.

6. Decodoare dreptunghiulare cu mai multe etape: funcție de comutare, UGO și circuit.

7. Decodoare tactate și integrate.

Decodor este o unitate operațională combinată care convertește un cuvânt de intrare într-un semnal la una dintre ieșirile sale.

Astfel, un decodor este un nod în care fiecare combinație de semnale de intrare corespunde prezenței unui semnal la una dintre ieșiri.

Figura 4 arată diagrama functionala decodor cu n intrari si 2 n -1 iesiri.

Tehnica de sinteză a decodorului

Condițiile de funcționare ale unui decodor pentru două intrări pot fi reprezentate printr-un tabel de adevăr (Tabelul 3). Numărul de ieșiri ale unui astfel de decodor este m = 2 2 = 4.

Tabelul 3

Tabelul de adevăr al decodorului 2 × 4 Intrări Ieșiri

Funcțiile de comutare pentru ieșirile decodorului conform acestui tabel de adevăr sunt scrise după cum urmează:

Transformăm expresiile (4) pentru implementare în baza NAND:

Imaginile convenţionale ale decodorului utilizat în construcţia diagramelor funcţionale sunt prezentate în Fig. 7, unde a este denumirea generală a decodorului; b - desemnarea unui decodor matriceal. Intrările decodorului sunt marcate cu numere zecimale reprezentând greutăți binare, ieșiri - cu imagini zecimale ale combinațiilor de coduri corespunzătoare.

Denumirea decodorelor: 155 ID 1, 555ID 6, etc.

3. Analiza operațiunii Scrambler

Scopul și principiul de funcționare al codificatoarelor.

Luarea în considerare a problemei se realizează prin intervievarea cursanților de la locurile lor și la tablă în conformitate cu următorul plan:

Programare

Tabelul adevărului

Metode de sinteză a circuitelor

Exemple ale celor mai simple scheme

Întrebări adresate cursanților

Scramblers:

1. Scopul, logica funcționării și clasificarea scramblerilor.

2. Diagrama funcțională, denumirea grafică convențională și tabelul de adevăr al codificatorului pentru n intrări.

3. Diagrama funcțională, denumirea grafică convențională și tabelul de adevăr al codificatorului pentru 4 intrări.

4. Sinteza scrambler-urilor în diverse baze.

5. Principii de construire a criptoarelor prioritare.

Scrambler este o unitate funcțională a unui computer digital și este concepută pentru a converti un cod unitar (un cod în care o singură variabilă ia o singură valoare) într-un cod pozițional (binar).

Cu alte cuvinte, scrambler-ul îndeplinește funcțiile opuse funcțiilor decriptorului.

Codificatorul complet are 2 m intrări și m ieșiri. În acest caz, dacă un semnal de intrare este aplicat unuia dintre circuitele de intrare ale codificatorului, atunci la ieșirile sale se formează un cuvânt corespunzător numărului circuitului excitat.

Sinteza unui codificator echivalent

Fie m = 2, atunci numărul de intrări al codificatorului este patru. Tabelul de operații al unui astfel de encoder va arăta după cum urmează (Tabelul 4).

Tabelul 4

Tabel de stare a codificatorului 4 × 2 Intrări Ieșiri X 0 X 1 X 2 X 3 Y 0 Y 1 Orez. 8b. Encoder pentru 4 intrări bazat pe elemente NAND Sinteza codificatorului prioritar Luați în considerare principiul de funcționare al codificatorului „4 × 2". Tabelul de adevăr pentru acest codificator este prezentat în tabel. 5. Din tabel se poate observa că la construirea codificatorului prioritar se folosesc seturile 1, 2, 4 și 8, pentru restul mulțimilor funcția ia o valoare indiferentă - F.

CRIPTARE / DECODORI

Scramblers.

Un encoder (numit și codificator) este un dispozitiv care convertește numere zecimale într-un sistem de numere binar. Fie ca codificatorul să aibă m intrări numerotate secvenţial cu numere zecimale (0, 1, 2, 3, ..., m - 1) şi n ieşiri. Aplicarea unui semnal la una dintre intrări are ca rezultat apariția la ieșiri a unui număr binar de n biți corespunzător numărului de intrare excitată.

fig 5.17

fig 5.18

Evident, este dificil să construiți codificatoare cu un număr foarte mare de intrări m, așa că sunt folosite pentru a converti numere zecimale relativ mici în binare. Conversia numerelor zecimale mari se realizează prin metodele prezentate în cartea de referință „Sisteme numerice”

Scramblerele sunt utilizate pe scară largă în diverse dispozitive pentru introducerea de informații în sistemele digitale. Astfel de dispozitive pot fi echipate cu o tastatură, fiecare tastă fiind asociată cu o intrare specifică a codificatorului. La apăsarea tastei selectate se trimite un semnal către o anumită intrare a codificatorului, iar la ieșirea acestuia apare un număr binar, corespunzător caracterului gravat pe tastă.

Tabelul 5.5
Zecimal număr	Cod binar 8421
	x 8	x 4	x 2	x 1

Tabelul 5.6
Cod de intrare 8421				Număr Ieșire
x 8	x 4	x 2	x 1

În fig. 5.17 prezintă o imagine simbolică a unui codificator care convertește numerele zecimale 0, 1, 2, ..., 9 în reprezentare binară în codul 8421. Simbolul CD este format din literele incluse în cuvântul englezesc CODER. În stânga sunt afișate 10 intrări, desemnate prin numere zecimale 0, 1, ..., 9. În dreapta sunt afișate ieșirile codificatorului: numerele 1, 2, 4, 8 denotă coeficienții de greutate a cifrelor binare corespunzătoare la ieșirile individuale.

De la masă. 5.5 corespondența dintre codurile zecimal și binar rezultă că variabila x 1 de pe magistrala de ieșire 1 are un nivel de log. 1, dacă una dintre variabilele de intrare y 1, y 3, y 5, y 7, y 9 are acest nivel. Prin urmare, x 1 = y l / y 3 / y 5 / y 7 / y 9.

Pentru alte ieșiri x 2 = y 2 / y 3 / y 6 / y 7; x 4 = y 4 / y 5 / y 6 / y 7; x 8 = y 8 / y 9.

Acest sistem de expresii logice corespunde circuitului din Fig. 5.18, a. În fig. 5.18, b arată schema codificatorului pe elementele SAU-NU.

Scrambler-ul este construit după următoarele expresii:

În acest caz, codificatorul are ieșiri inverse.

La executarea codificatorului pe elemente AND-NOT, trebuie folosit următorul sistem de expresii logice:

În acest caz, se asigură furnizarea de valori inverse la intrări, adică, pentru a obține o reprezentare binară a unei anumite cifre zecimale la ieșire, este necesar să se trimită un jurnal la intrarea corespunzătoare. 0, iar la celelalte intrări - log 1. Circuitul codificatorului, realizat pe elemente NAND, este prezentat în Fig. 5.18, c.

Metoda descrisă poate fi utilizată pentru a construi coduri care convertesc numere zecimale în reprezentare binară folosind orice cod binar,

Decodoare.

Decodoarele (numite și decodoare) sunt folosite pentru a converti numerele binare înapoi în numere zecimale mici. Intrările decodorului sunt destinate să furnizeze numere binare, ieșirile sunt numerotate secvenţial cu numere zecimale. Când un număr binar este aplicat intrărilor, la o anumită ieșire apare un semnal, al cărui număr corespunde numărului de intrare.

Decodoarele sunt utilizate pe scară largă. În special, acestea sunt utilizate în dispozitivele care imprimă numere sau text de la un dispozitiv digital pe hârtie. În astfel de dispozitive, un număr binar, care intră în intrarea decodorului, face ca un semnal să apară la o anumită ieșire. Acest semnal tipărește caracterul corespunzător numărului binar de intrare.

În fig. 5.19 și este prezentată o imagine simbolică a decodorului. Simbolul DC este format din literele cuvântului englezesc DECODER. În stânga sunt intrările marcate cu greutățile codului binar. În dreapta - ieșirile, numerotate cu numere zecimale, corespunzătoare combinațiilor individuale ale codului binar de intrare. La fiecare ieșire se formează un nivel de jurnal. 1 cu o combinație strict definită a codului de intrare.

Decodorul poate avea intrări de parafază pentru alimentare împreună cu variabilele de intrare ale inversiilor lor, așa cum se arată în Fig. 5.19, b.

După metoda de construcție, se disting decodorele liniare și dreptunghiulare.

Decodor liniar.

Luați în considerare construcția unui decodor care efectuează transformarea, tabelul dat. 5.6.

(5.22)	(5.23)

Valorile variabilelor de ieșire sunt determinate de următoarele expresii logice:

Într-un decodor liniar, variabilele de ieșire sunt formate conform (5.22) sau (5.23). La efectuarea unui decodor pe elemente ȘI NU folosiți (5.23), primirea inversiunilor funcțiilor de ieșire. În acest caz, fiecare combinație a codului de intrare va corespunde nivelului de jurnal. 0 la o ieșire strict definită, ieșirile rămase sunt setate la nivel de jurnal. 1. În fig. 5.20 prezintă structura unui decodor construit pe elemente NAND și reprezentarea acestuia în circuite. Structura are caracteristici tipice pentru decodoarele integrate:

pentru a reduce numărul de intrări, formarea inversiilor variabilelor de intrare se realizează chiar în decodor;

fig 5.20

Figura 5.21

invertoarele suplimentare conectate direct la intrări reduc sarcina de la decodor pe circuitele sale de intrare.

Un decodor cu 16 ieșiri pentru a decoda toate combinațiile posibile ale codului binar pe patru biți 8421 poate fi construit din cele două decodore cu 10 ieșiri discutate. În fig. 5.21 arată structura unui astfel de decodor. Fiecare dintre decodoare folosește 8 ieșiri, care formează cele 16 ieșiri necesare (y 0, y 1, ..., y 15).

orez 5,22

Decodor dreptunghiular.

Să luăm în considerare principiul construirii unui decodor dreptunghiular folosind exemplul unui decodor cu 4 intrări și 16 ieșiri.

Să împărțim variabilele de intrare x 8, x 4, x 2, x 1 în două grupuri de două variabile fiecare: x 8, x 4 și x 2, x 1. Folosim fiecare pereche de variabile ca variabile de intrare ale unui decodor liniar separat pentru patru ieșiri, așa cum se arată în Fig. 5.22, a. Variabilele de ieșire ale decodoarelor liniare sunt definite de următoarele expresii logice:

Aceste decodore acționează ca prima etapă a decodorului.

Variabilele de ieșire y 0, y 1, ..., y 15 ale decodorului dreptunghiular pot fi reprezentate prin expresii logice folosind variabilele de ieșire y "0, ..., y" 3 și y "" 0, ..., y "" decodoare cu 3 linii:

Aceste operatii logice sunt realizate într-un decodor separat al celei de-a doua etape, numit matrice și format din două elemente de intrare. În fig. 5.22, b prezintă o imagine convențională a unui decodor cu matrice, în care două grupuri de intrări marcate cu numere zecimale sunt utilizate pentru a conecta la ieșirile a două etape preliminare de decriptare. În fig. 5.22, în structura unui decodor dreptunghiular folosind simboluri ale decodorelor liniare și matriceale este prezentată.

Pot fi construite decodoare dreptunghiulare cu mai mult de doi pași.

Utilizarea unui decodor dreptunghiular se poate dovedi a fi mai avantajoasă decât utilizarea unui decodor liniar în cazurile în care există un număr mare de intrări și nu este de dorit să se utilizeze elementele cu un număr mare de intrări necesare pentru a construi un decodor liniar. Totuși, trecerea secvenţială a semnalelor prin mai multe etape într-un decodor dreptunghiular duce la o întârziere mai mare de propagare a semnalului în acesta.

Tabelul 5.7
Cod 8421				Cod 2421
x 4	x 3	x 2	x 1	y 4	y 3	y 2	y 1

Convertoare de coduri

În dispozitivele digitale, este adesea nevoie de conversie informatii numerice de la un sistem binar la altul (de la un cod binar la altul). Un exemplu de astfel de conversie este conversia numerelor dintr-un cod binar 8421, în care sunt efectuate operații aritmetice, într-un cod binar 2 din 5 pentru transmisie printr-o linie de comunicație. Această sarcină este efectuată de dispozitive numite convertoare de cod. Puteți folosi două metode pentru a converti codurile:

bazat pe conversia codului binar original în zecimal și apoi conversia reprezentării zecimale în codul binar necesar;

bazat pe utilizarea unui dispozitiv logic de tip combinaţional care implementează direct această transformare.

Prima metodă este implementată structural prin conectarea unui decodor și a unui criptator și este convenabilă în cazurile în care este posibilă utilizarea decodorelor și criptoarelor standard într-un design integral.

Să luăm în considerare a doua metodă mai detaliat exemple concrete conversia codurilor binare.

Transformare cod 8421 v cod 2421.

Să notăm variabilele corespunzătoare biților din codul individual 8421, x 4, x 3, x 2, x 1, la fel pentru codul 2421 y 4, y 3, y 2, y 1. Masa 5.7 arată corespondența combinațiilor ambelor coduri.

Fiecare dintre variabilele y 4, y 3, y 2, y 1 poate fi considerată o funcție a argumentelor x 4, x 3, x 2, x 1 și, prin urmare, poate fi reprezentată prin aceste argumente prin expresia logică corespunzătoare. Pentru a obține aceste expresii logice, reprezentăm variabilele y 4, y 3, y 2, y 1 cu tabele de adevăr sub forma unui tabel Weich (Figura 5.24.1).

orez 5,23	orez 5,24

orez 5.24.1

Să obținem forma minimă a expresiilor logice, reprezentate prin operațiile AND, OR, NOT și prin operația AND-NOT:

În fig. 5.23 prezintă structura logică a convertorului de cod, construită pe elementele ȘI-NU folosind expresiile logice obținute.

Transformare cod 2421 v cod 8421.

Pentru implementare această transformare(invers celui discutat mai sus) se cere să se obțină expresii logice pentru variabilele x 4, x 3, x 2, x 1, folosind ca argumente variabilele y 4, y 3, y 2, y 1.

orez 5.24.2

Tabelele Weich pentru variabilele x 4, x 3, x 2, x 1 sunt prezentate în Fig. 5.24.2. Expresii logice pentru variabile x 4, x 3, x 2, x 1:

Structura logică a convertorului este prezentată în Fig. 5.24.

Convertor pentru indicație digitală.

Una dintre metodele de indicare digitală este următoarea.

Tabelul 5.10
Zecimal număr	Cod binar 8421				Starea elementelor (z 1, ..., z 7) și valoarea guvernării semnale (y 1, ..., y 7)
	x 4	x 3	x 2	x 1	1	2	3	4	5	6	7
					y 1	y 2	y 3	y 4	y 5	y 6	y 7

Există șapte elemente dispuse așa cum se arată în fig. 5.25, a. Fiecare element poate fi iluminat sau nu, în funcție de valoarea variabilei logice corespunzătoare care îi controlează strălucirea. Făcând elementele să strălucească anumite combinatii, puteți obține o imagine a cifrelor zecimale 0, 1, 9 (Fig. 5.25.b).

Cifrele zecimale care trebuie afișate sunt de obicei specificate în cod binar. Aceasta ridică problema formării variabilelor logice y 1, y 2, ..., y 7 pentru a controla elementele individuale din dispozitivul de afișare. Tabelul de adevăr pentru aceste variabile este prezentat în Tabelul 5.10.

orez 5,25

La construirea tabelului, au fost acceptate următoarele condiții: dacă un element indicator este pornit, înseamnă că este în starea jurnal. 1, dacă este anulat, atunci este în starea jurnal. 0; elementul este controlat în aşa fel încât nivel inalt Buturuga. 1 la intrarea unui indicator determină stingerea elementului corespunzător (adică la i-lea element a fost stins și z i = 0, este necesar să se aplice semnalul de control y i = l) la prima intrare a indicatorului. Astfel, y i = i. De exemplu, pentru a evidenția numărul 0, este necesar să se stingă al 7-lea element (z 7 = 0), lăsând restul elementelor în stare de strălucire; prin urmare, în acest caz, semnalul de control y 7 = l, restul semnalelor de control y l, ..., y 6 trebuie să aibă un nivel log. 0.

orez 5,26

Formarea semnalelor de control este realizată de un dispozitiv logic, pentru a cărui sinteză în Fig. 5.26 Tabelele de adevăr sunt construite sub formă de tabele Weich separat pentru fiecare variabilă y l, ..., y 7. Dispozitivul sintetizat este un dispozitiv cu mai multe ieșiri, iar pentru a obține circuitul minim, este necesar să se construiască în tabelele Weich numărul minim de regiuni care asigură acoperirea celulelor care conțin 1 în toate cele șapte tabele. Construcția acestor zone are următoarele caracteristici. În tabelele de variabile pentru 5 și y 6 sunt utilizate zonele 1 și V, care sunt folosite în tabelele pentru alte variabile. Dacă în locul acestor regiuni din tabelele variabilelor y 5 și y 6, construim regiuni cu o acoperire mare de celule, aceasta va determina o creștere a numărului total de regiuni și, prin urmare, o creștere a numărului de elemente logice necesare pentru a forma expresiile logice corespunzătoare. Zonele selectate corespund următoarelor expresii logice:

Acum este ușor să scrieți expresii logice pentru valorile de ieșire y l, ..., y 7:

Circuitul convertor construit în conformitate cu aceste expresii este prezentat în Fig. 5.25, c.

Tabelul 5.12
Tipul elementului logic	Numărul de elemente din carcasa microcircuitului	Numărul de elemente din convertor	Numărul de carcase pentru microcircuite
Invertoare
Elemente NAND cu două intrări
Elemente NAND cu trei intrări
Elemente NAND cu patru intrări
Numărul total de carcase pentru microcircuite			5 5 / 12

Să determinăm numărul de microcircuite necesare pentru a construi un convertor. În acest caz, trebuie avut în vedere faptul că în cazul microcircuitelor industriale pot fi conținute mai multe elemente logice. Masa 12 arată calculul numărului de cazuri de microcircuite.

Lucrările de laborator se efectuează folosind standul de laborator de pregătire LESO2.

1 Scopul muncii

Scopul lucrării este de a studia principiile de funcționare a circuitelor combinaționale: un decodor, un encoder, un convertor de cod pentru un indicator cu șapte segmente, un multiplexor, un adunator.

2 Scurte informații teoretice

2.1 Decodor (decodor)

Decodorul (decodorul) este folosit pentru a converti codul binar pozițional de n biți într-un singur semnal de ieșire la una dintre cele 2n ieșiri. Pentru fiecare combinație de semnale de intrare, una dintre ieșiri apare 1. Astfel, un singur semnal la una dintre ieșiri poate fi folosit pentru a judeca cuvântul de cod de intrare. Tabelul de adevăr pentru un decodor cu două intrări este prezentat în Tabelul 2.1.

Tabelul 2.1 - Tabelul de adevăr al unui decodor pe doi biți

x1	x2	y0	y1	y2	y3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Pentru a construi un circuit decodor conform tabelului de adevăr, vom folosi tehnica descrisă în lucrarea de laborator nr.1, efectuată la standul LESO2. De exemplu, un dispozitiv ar trebui să aibă 4 ieșiri. Pentru fiecare ieșire scriem expresie booleană... Pe baza SDNF:

y0 = x1 x2

y1 = x1 x2

y2 = x1 x2

Folosind acest sistem de expresii, este ușor să construiți un circuit al decodorului necesar (Figura 2.1).

Figura 2.1 - Schema decodorului

Denumirea grafică convențională a unui astfel de decodor este prezentată în Figura 2.2.

Figura 2.2 - Desemnarea grafică condiționată a decodorului

2.2 Encoder (encoder)

Codificatorul îndeplinește funcția opusă decodorului (decodorului), adică convertește un cod binar nepozițional (unitar) de 2n biți într-un cod pozițional de n biți. Când un singur semnal este aplicat uneia dintre intrări, codul binar corespunzător este generat la ieșire. Să compunem tabelul de adevăr al codificatorului pentru n = 2.

Tabelul 2.2 - Tabelul de adevăr al codificatorului pentru n = 2

x1	x2	x3	x4	y1	y0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

Sintetizăm un encoder. Pentru a face acest lucru, notăm sistemul propriilor funcții:

y1 = x1 x2 x3 x4 + x1 x2 x3 x4

y0 = x1 x2 x3 x4 + x1 x2 x3 x4

Figura 2.3 - Schema codificatorului Figura 2.4 - Desemnarea grafică convențională a codificatorului

2.3 Convertor de cod pentru indicator cu 7 segmente

Cele mai utilizate convertoare de cod sunt cunoscute pentru afișajele digitale. De exemplu, un convertor dintr-un cod binar pozițional de 4 biți în cifre zecimale. Există un indicator cu șapte segmente și cu ajutorul acestuia trebuie să evidențiați zece cifre.

Figura 2.5 - Indicator cu șapte segmente

Evident, codul binar trebuie să aibă cel puțin 4 biți (2 ^ 4 = 16, care este mai mult de 10). Să alcătuim un tabel de adevăr pentru funcționarea unui astfel de convertor.

Tabelul 2.3 - Tabelul de adevăr al convertorului

Număr	Cod binar 8-4-2-1				A	b	v	G	d	e	f
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Folosind TI, este ușor să compuneți un sistem de funcții proprii pentru toate ieșirile, de ex. SDNF, minimizați-l și întocmește o diagramă schematică.

Figura 2.6 - Desemnarea grafică condiționată a convertorului de cod

2.4 Multiplexor

Un multiplexor este un dispozitiv care permite comutarea uneia dintre cele 2 ^ n intrări de informații X la o ieșire Y sub acțiunea a n semnale de control (adresă). Pe imagine. 2.7 prezintă o diagramă funcțională simplificată a unui multiplexor bazat pe chei electronice idealizate.

Figura 2.7 - Schema unui multiplexor pe chei electronice idealizate

V circuite digitale doriți să gestionați cheile utilizând niveluri logice. Prin urmare, este indicat să alegeți un dispozitiv care ar putea îndeplini funcțiile cheie electronică cu managementul semnal digital... Să încercăm să „forțăm” elementele logice deja familiare nouă să funcționeze ca o cheie electronică. Luați în considerare TI-ul elementului logic „ȘI”. În acest caz, una dintre intrările elementului logic „ȘI” va fi considerată ca o intrare de informații a unei chei electronice, iar cealaltă intrare ca o intrare de control. Deoarece ambele intrări ale porții AND sunt echivalente, nu contează care dintre ele este intrarea de control. Fie X intrarea de control și Y intrarea informațiilor. Pentru simplitatea raționamentului, vom împărți TI-ul în două părți, în funcție de nivelul semnalului logic la intrarea de control X.

Tabelul 2.4 - Tabelul de adevăr

y	X	Afară
0 0	0 1	0 0
1 1	0 1	0 1

Tabelul de adevăr arată clar că, dacă se aplică un nivel logic zero la intrarea de control X, semnalul aplicat la intrarea Y nu trece la ieșirea Out. Când o unitate logică este aplicată la intrarea de control X, semnalul care ajunge la intrarea Y apare la ieșirea Out. Aceasta înseamnă că poarta AND poate fi folosită ca cheie electronică. În acest caz, nu contează care dintre intrările elementului AND va fi folosită ca intrare de control și care - ca intrare de informații. Rămâne doar să combinați ieșirile elementelor „ȘI” într-o singură ieșire comună. Acest lucru se face folosind elementul logic „SAU” în același mod ca atunci când se construiește un circuit folosind un tabel de adevăr arbitrar. Versiunea rezultată a circuitului comutatorului cu control al nivelurilor logice este prezentată în Figura 2.8.

Figura 2.8 - Diagramă schematică multiplexor bazat pe elemente logice

În circuitele prezentate în figurile 2.7 și 2.8, puteți activa simultan mai multe intrări la o singură ieșire. Cu toate acestea, acest lucru duce de obicei la consecințe imprevizibile. În plus, sunt necesare multe intrări pentru a controla un astfel de comutator, astfel încât un decodor binar este de obicei inclus în multiplexor, așa cum se arată în Figura 2.9. Această schemă vă permite să controlați comutarea intrărilor de informații ale multiplexorului folosind coduri binare furnizate intrărilor sale de control. Numărul de intrări de informații în astfel de circuite este ales ca multiplu al unei puteri de doi.

Figura 2.9 - Schema schematică a unui multiplexor controlat binar

Denumirea grafică convențională a unui multiplexor cu 4 intrări cu control binar este prezentată în Figura 2.10. Intrările A0 și A1 sunt intrări de control ale multiplexorului care determină adresa semnalului de intrare a informațiilor care va fi conectat la terminalul de ieșire al multiplexorului Y. Semnalele de intrare de informații sunt desemnate: X0, X1, X2 și X3.

Figura 2.10 - Desemnarea grafică convențională a unui multiplexor cu 4 intrări

În denumirea grafică convențională, denumirile intrărilor de informații A, B, C și D sunt înlocuite cu numele X0, X1, X2 și X3, iar numele ieși afarăînlocuit cu numele Y. Această desemnare a intrărilor și ieșirilor multiplexorului este mai frecventă în literatura casnică. Intrările adresei sunt etichetate A0 și A1.

Puteți citi despre caracteristicile implementării multiplezorilor în limba Verilog în articol:
Arhitectura FPGA. Partea 2. Multiplexor

2.5 Sumator

Un sumator este o unitate computerizată pentru a adăuga numere binare. Construirea de sumători binari începe de obicei cu un sumator modulo 2.

Adder modulo 2

Circuitul sumator modulo 2 este același cu circuitul exclusiv „SAU”.

Tabelul 2.5 - Tabelul de adevăr al sumătorului mod 2

x1	x2	y
0	0	0
0	1	1
1	0	1
1	1	0

O expresie logică care descrie sumatorul modulo 2:

y = x1 x2 + x1 x2

Figura 2.11 - Desemnarea grafică condiționată a sumatorului modulo 2

Pe baza ecuației logice care descrie acest element, puteți sintetiza un circuit:

Figura 2.12 - Schema sumatorului modulo 2

Adunatorul modulo 2 efectuează adăugarea transferată. Un sumator binar convențional trebuie să ia în considerare transportul, astfel încât circuitele sunt necesare pentru a genera transportul la următorul bit. Tabelul de adevăr al unui astfel de circuit, numit jumătate sumator, este prezentat în Tabelul 2.6.

Tabelul 2.6 - Tabelul de adevăr al semisumătorului

A	B	S	P0
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Aici Ași B- termeni;
S- suma;
P0- transfer la bitul cel mai semnificativ (carry output Pout).
Să scriem un sistem de funcții proprii pentru o jumătate de sumator:

S = A B + A B
P0 = A B

Figura 2.13 - Diagrama schematică care implementează tabelul de adevăr al unui semisumator Figura 2.14 - Imaginea unei jumătăți de sumator pe diagrame

Adder complet.

Circuitul semi-adunator generează un transfer la bitul cel mai semnificativ, dar nu poate lua în considerare transferul de la bitul cel mai puțin semnificativ. Când adăugați numere binare cu mai multe cifre, este necesar să adăugați trei cifre în fiecare cifră - 2 termeni și o unitate de transport din cifra anterioară PI.

PI	A	B	S	PO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

PI- transfer de intrare 1 de la bitul anterior,
PO- transfer de ieșire 1 la bitul cel mai semnificativ.

Pe baza tabelului de adevăr, scriem un sistem de funcții proprii pentru fiecare ieșire:

S = A B PI + A B PI + A B PI + A B PI

PO = A B PI + A B PI + A B PI + A B PI

Ca rezultat, obținem un circuit complet de adunare (Figura 2.15).

Figura 2.15 - Diagrama schematică care implementează tabelul de adevăr al unui sumator binar complet de un bit

Figura 2.16 - Imaginea unui sumator binar complet de un bit pe diagrame

Teorie Întrebări

3 Sarcină pentru muncă

3.1 Investigați principiul de funcționare al decodorului 2 x 4

Configurați FPGA în conformitate cu Figura 3.1. Conectați comutatoarele S7 și S8 la intrările X0 și X1 și indicatoarele LED LED5, LED6, LED7, LED8 la ieșirile Y0, Y1, Y2, Y3. Pentru a face acest lucru, conectați intrările și ieșirile decodorului la picioarele corespunzătoare ale FPGA.

Figura 3.1 - Schema decodorului

Prin furnizarea tuturor combinațiilor posibile de niveluri logice la intrările X0, X1 folosind tastele S7, S8 și observând stările indicatoarelor LED LED5, LED6, LED7, LED8, completați tabelul de adevăr al decodorului.

Tabel 3.1 - Tabel decodor

x1	x2	y0	y1	y2	y3
0	0
0	1
1	0
1	1

3.2 Investigați principiul de funcționare al codificatorului 4x2
Configurați FPGA în conformitate cu Figura 3.2.

Figura 3.2 - Schema unui encoder 4x2

Conectați comutatoarele S8, S7, S6, S5 la intrările X1, X2, X3, X4 și LED-urile LED8, LED7 la ieșirile Y0, Y1. Pentru a face acest lucru, conectați intrările și ieșirile decodorului la picioarele corespunzătoare ale FPGA. Prin furnizarea tuturor combinațiilor posibile de niveluri logice la intrările X1, X2, X3, X4 folosind tastele S8, S7, S6, S5 și observând stările indicatoarelor LED LED7, LED8, completați tabelul de adevăr al codificatorului.

Tabelul 3.2 - Tabelul de adevăr al codificatorului

x1	x2	x3	x4	y1	y0
1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1

3.3 Investigați funcționarea convertorului de cod pentru un indicator cu șapte segmente.

Faceți un tabel de adevăr al convertorului de cod (tabelul. 3.3).
Asamblați circuitul prezentat în Figura 3.3.

Tabelul 3.3 - Tabelul de adevăr al convertorului

x3	x2	x1	x0	A	B	C	D	E	F	G
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

Figura 3.3 - Schema unui convertor de cod pentru un indicator cu șapte segmente

Prin aplicarea tastelor S8, S7, S6, S5, diferite combinații de coduri la intrările X0, X1, X2, X3 determină numerele afișate pe indicator. Pe baza rezultatelor experimentului, completați Tabelul 3.4.

Tabel 3.4 - Tabel care descrie funcționarea convertorului de cod pentru un indicator cu șapte segmente

x3	x2	x1	x0	Citirea indicatorului
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

3.4 Investigați funcționarea multiplexorului 4x1

Configurați FPGA în conformitate cu Figura 3.4.

Figura 3.4 - Schema unui multiplexor 4x1

Setând alternativ toate combinațiile de coduri posibile pe intrările de adresă A și B, determinați numerele canalelor comutate. Numărul canalului comutat este determinat prin conectarea alternativă la intrările X0, X2, X3, X4 ale nivelului unității logice și monitorizarea ieșirii Y. Completați tabelul 3.5.

Tabel 3.5 - Tabel care descrie funcționarea multiplexorului

3.5 Explorați circuitul sumator

Configurați FPGA în conformitate cu Figura 3.5. Aici Pin, Put respectiv, intrarea și ieșirea unității de transfer, Ași B- termeni, S- suma.

Figura 3.5 - Circuit sumator

Completați tabelul de adevăr al sumatorului (tabelul 3.6).

Tabelul 2.7 - Tabelul de adevăr al sumatorului complet

Pin	B	A	Put
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

1. Obiectiv.
2. Scheme pentru studiul unui decodor, codificator, convertor de cod pentru un indicator cu șapte segmente, multiplexor, sumator.
3. Tabele de adevăr pentru fiecare circuit.
4. Concluzii pentru fiecare sarcină.

5 întrebări de testare

1. Cum funcționează decodorul?
2. Cum să sintetizezi un decodor cu lățime de biți arbitrară?
3. Cum funcționează un scrambler?
4. Cum funcționează convertorul de cod pentru indicatorul cu șapte segmente?
5. Cum funcționează un indicator cu șapte segmente?
6. Cum funcționează un multiplexor?
7. Cum în munca de laborator a fost testat un multiplexor?
8. Cum funcționează un sumator?
9. Desenați tabelul de adevăr al codificatorului.
10. Ce este o unitate de transport?

Funcțiile decodoarelor și scramblerelor sunt clare din numele lor. Decodorul convertește codul binar de intrare în numărul semnalului de ieșire (decodifică codul), iar codificatorul convertește numărul semnalului de intrare în codul binar de ieșire (criptează numărul semnalului de intrare). Numărul de semnale de ieșire ale decodorului și semnale de intrare ale codificatorului este egal cu numărul de stări posibile ale codului binar (codul de intrare pentru decodor și codul de ieșire pentru encoder), adică 2 n, unde n este lățimea de biți a codului binar (Fig.5.1). Microcircuitele decodorului sunt desemnate pe diagrame prin literele DC (din engleză Decoder), iar microcircuitele codificatorului - CD (din engleză Coder).

Orez. 5.1. Funcții de decodor (stânga) și de criptare (dreapta).

Un singur semnal este întotdeauna prezent la ieșirea decodorului, iar numărul acestui semnal este determinat în mod unic de codul de intrare. Codul de ieșire al codificatorului este determinat în mod unic de numărul semnalului de intrare.

Să aruncăm o privire mai atentă la funcția de decodor.

Seria standard include decodoare pentru 4 iesiri (2 biti ai codului de intrare), 8 iesiri (3 biti ai codului de intrare) si 16 iesiri (4 biti ai codului de intrare). Ele sunt desemnate ca 2-4, 3-8, 4-16, respectiv. Cipurile decodorului diferă în intrările de control (activare/dezactivare semnale de ieșire), precum și prin tipul de ieșire: 2C sau OK. Semnalele de ieșire ale tuturor decodoarelor sunt negative. Intrările care primesc codul de intrare sunt adesea numite intrări de adresă. Aceste intrări desemnează 1, 2, 4, 8, unde numărul corespunde ponderii codului binar (1 este bitul cel mai puțin semnificativ, 2 este următorul bit etc.), sau A0, A1, A2, A5. În seria domestică, microcircuitele decodorului sunt desemnate prin literele ID. În fig. 5.2 prezintă cele mai tipice trei cipuri de decodor.

Orez. 5.2. Exemple de cipuri de decodor

Codul de la intrările 1, 2, 4, 8 determină numărul ieșirii active (intrarea 1 corespunde cifrei mai puțin semnificative a codului, intrarea 8 - celei mai semnificative cifre a codului). Intrările de rezoluție C1, C2, C3 sunt combinate conform funcției AND și au polaritatea indicată în figură. De exemplu, în tabel. 5.1 este un tabel cu adevărul decodorului ID7 (3-8). Există și decodoare 4-10 (de exemplu, ID6), care nu procesează toate cele 16 stări posibile ale codului de intrare, ci doar primele 10 dintre ele.

Primele trei rânduri ale tabelului corespund interzicerii ieșirilor. Permisiunea de ieșire va fi unul la intrarea C1 și zerouri la intrările C2 și C5. Simbolul „X” denotă o stare indiferentă această intrare(nu contează dacă este zero sau unu). Cele opt linii de jos corespund rezoluției semnalelor de ieșire. Numărul ieșirii active (la care este generat semnalul zero) este determinat de cod la intrările 1, 2, 4, cu intrarea 1 corespunzând bitului cel mai puțin semnificativ al codului, iar intrarea 4 bitului cel mai semnificativ al codului. Codul.

Tabelul 5.1. Tabelul de adevăr al decodorului 3-8 (ID7)

Intrări

Ieșiri

C1

-C2

-C3

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

Cea mai tipică aplicație a decodoarelor constă tocmai în decriptarea codurilor de intrare, în timp ce intrările C sunt folosite ca semnale stroboscopice, de control. Numărul semnalului de ieșire activ (adică zero) indică codul de intrare primit. Dacă trebuie să decriptați un cod cu un număr mare de biți, atunci puteți combina mai multe cipuri de decodor (un exemplu este prezentat în Fig.5.3).

Orez. 5.3. Creșterea numărului de biți de decodor

În acest caz, cei mai semnificativi biți ai codului sunt alimentați la decodorul principal, ale cărui ieșiri permit funcționarea mai multor decodore suplimentare. Biții de ordin inferior ai codului de intrare sunt alimentați la intrările combinate ale acestor decodoare suplimentare. Din cinci microcircuite decodor 2-4, puteți obține un decodor 4-16, așa cum se arată în figură (deși este mai bine, desigur, să luați un microcircuit gata făcut). În același mod, din nouă microcircuite 3–8, puteți obține un decodor 6–64, iar din șaptesprezece microcircuite 4–16, un decodor 8–256. O altă aplicație comună a decodoarelor este selectarea (selectarea) codurilor de intrare date. Apariția unui semnal negativ la ieșirea selectată a decodorului va însemna că codul de interes pentru noi ajunge la intrare. În acest caz, este mult mai ușor să creșteți numărul de biți ai codului selectabil de intrare decât în ​​cel precedent (vezi Fig. 5.3). De exemplu, două microcircuite 4-16 vă permit să selectați un cod de 8 biți (Fig. 5.4). În exemplul din figură, este selectat codul hexazecimal 2A (cod binar 0010 1010). În acest caz, un decodor funcționează cu cei patru biți inferiori ai codului, iar celălalt - cu cei patru biți mai mari. Decodoarele sunt combinate astfel încât unul dintre ele să permită celuilalt să lucreze la intrările –C1 și –C2. Folosind comutatoare mecanice ale ieșirilor decodorului (comutatoare basculante, jumperi), puteți schimba cu ușurință codul selectat de acest circuit.

Orez. 5.4. Selectarea codului pe decodoare

O altă aplicație importantă a decodoarelor este reconectarea unui semnal de intrare la mai multe ieșiri. Sau, cu alte cuvinte, decodorul în acest caz acționează ca un demultiplexor al semnalelor de intrare, ceea ce permite ca semnalele de intrare care sosesc la momente diferite să fie împărțite într-o singură linie de intrare (semnale multiplexate). În acest caz, intrările 1, 2, 4, 8 ale decodorului sunt folosite ca control, adresă, determinând la ce ieșire să trimită intrarea. acest moment semnal de intrare (Fig.5.5), iar una dintre intrările C acționează ca un semnal de intrare, care este trimis la ieșirea specificată. Dacă microcircuitul are mai multe intrări de poartă C, atunci intrările C rămase pot fi folosite pentru a permite decodorului să funcționeze.

Orez. 5.5. Activarea decodorului ca demultiplexor

Orez. 5.6. Activarea semnalelor de ieșire ale decodorului

La al doilea nivel de reprezentare (model cu întârzieri de timp), trebuie avut în vedere și faptul că întârzierea decodorului este de aproximativ două ori mai mare decât întârzierea elementelor logice simple pentru codul de intrare și de aproximativ o dată și jumătate pentru intrările stroboscopice. Adică, dacă încercați să înlocuiți decodorul cu un circuit bazat pe elemente logice, atunci un astfel de decodor se va dovedi a fi mai lent. Valorile exacte ale întârzierilor ar trebui să fie analizate în cărțile de referință.

Orez. 5.7. Indicație de poziție pe decodor cu ieșiri OK

Decodoarele cu ieșiri de tip OK (ID5, ID10) sunt convenabile de utilizat în circuitele de indicare a poziției pe LED-uri. În fig. 5.7 prezintă un exemplu de astfel de indicație pe microcircuitul ID5, care reprezintă două decodoare 2-4 cu intrări combinate pentru furnizarea codului și stroboscopii, care facilitează construirea unui decodor 3-8. În acest caz, cel mai semnificativ bit al codului selectează unul dintre decodoarele 2-4 (zero corespunde decodorului superior conform schemei, iar unul corespunde celui inferior). Adică, în acest caz, numărul LED-ului aprins este egal cu codul de intrare al decodorului. Această indicație se numește indicație de poziție.

Orez. 5.8. Combinarea ieșirilor decodorului cu OK

Ieșirile microcircuitelor decodorului cu OK pot fi combinate între ele pentru a implementa un SAU cu fir (Fig.5.8). Ieșirea combinată va fi zero când cel puțin una dintre ieșiri este zero. Cu o creștere uniformă pas cu pas a codului de intrare (de exemplu, folosind un contor), o astfel de soluție face posibilă formarea unor secvențe destul de complexe de semnale de ieșire. Adevărat, fiecare ieșire a decodorului poate fi utilizată pentru a obține un singur semnal de ieșire. Acest lucru limitează posibilitățile unor astfel de scheme.

Scramblerele sunt folosite mult mai puțin frecvent decât decriptoarele. Acest lucru se datorează unei zone mai specifice de aplicare a acestora. Alegerea cipurilor de codificare din seria standard este, de asemenea, semnificativ mai mică. În seria domestică, codificatoarele au literele IV în nume.

În fig. 5.9 prezintă, de exemplu, două microcircuite ale codificatoarelor IV1 și IV3. Prima are 8 intrari si 3 iesiri (encoder 8-3), iar a doua are 9 intrari si 4 iesiri (encoder 9-4). Toate intrările codificatorului sunt inversate (semnalele de intrare active sunt zero). Toate ieșirile sunt, de asemenea, inverse, adică se formează un cod invers. Microcircuitul IV1, în plus față de 8 intrări de informații și 3 biți ai codului de ieșire (1, 2, 4), are o intrare de permisie inversă –EI, o ieșire a unui semn al sosirii oricărui semnal de intrare –GS, precum și o ieșire de transport –EO, care permite combinarea mai multor codificatoare pentru a crește lățimea biților...

Orez. 5.9. cipuri Scrambler

Tabelul de adevăr al codificatorului IV1 este dat în tabel. 5.2.

Tabelul 5.2. Tabelul de adevăr al codificatorului IV1

Intrări

Ieșiri

-EI

-GS

-EO

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

Tabelul arată că la ieșirile codului 1, 2, 4 se formează un cod binar invers al numărului liniei de intrare, la care vine un semnal de intrare negativ. Când mai multe semnale de intrare sosesc simultan, se generează un cod de ieșire care corespunde intrării cu cel mai mare număr, adică intrările superioare au prioritate față de cele inferioare. Prin urmare, un astfel de scrambler se numește prioritate. În absența semnalelor de intrare (a doua linie a tabelului), este generat codul de ieșire 111. Un singur semnal –EI (prima linie) inhibă funcționarea encoderului (toate semnalele de ieșire sunt setate la unul). Ieșirea -GS generează zero atunci când sosește orice semnal de intrare, ceea ce face posibilă, în special, să se distingă situația de sosire a unui semnal de intrare zero de situația de absență a oricăror semnale de intrare. Ieșirea -EO devine activă (zero) atunci când nu există semnale de intrare, dar codificatorul este activat de semnalul -EI.

Aplicația standard a scramblerelor este reducerea numărului de semnale. De exemplu, în cazul codificatorului IV1, informațiile despre opt semnale de intrare sunt contorsionate în trei semnale de ieșire. Acest lucru este foarte convenabil, de exemplu, atunci când transmiteți semnale pe distanțe lungi. Cu toate acestea, semnalele de intrare nu ar trebui să vină în același timp. În fig. 5.10 prezintă o schemă standard pentru pornirea codificatorului și diagramele de timp ale funcționării acestuia.

Orez. 5.10. Activarea standard a codificatorului

Inversarea codului de ieșire duce la faptul că atunci când un semnal de intrare zero ajunge la ieșire, nu se formează un cod zero, ci un cod 111, adică 7. În același mod, atunci când, de exemplu, a treia intrare semnalul ajunge la ieșire, se formează un cod 100, adică 4, iar când sosește al cincilea semnal de ieșire - codul 010, adică 2.

Prezența intrărilor EI și EO pentru encodere permite creșterea numărului de intrări și biți ai encoderului, deși cu ajutorul unor elemente suplimentare la ieșire. În fig. 5.11 prezintă un exemplu de construcție a codificatorului 16-4 pe două microcircuite ale codificatoarelor IV1 și trei elemente 2I-NOT (LA3).

Orez. 5.11. Scrambler 16-4 pe doi scrambler 8-3

Modificările simultane sau aproape simultane ale semnalelor la intrarea encoderului conduc la apariția unor perioade de incertitudine la ieșiri. Codul de ieșire poate lua pentru o perioadă scurtă de timp o valoare care nu corespunde cu niciunul dintre semnalele de intrare. Prin urmare, în cazurile în care semnalele de intrare pot sosi în același timp, este necesar să se sincronizeze codul de ieșire, de exemplu, folosind semnalul de activare EI, care ar trebui să vină numai atunci când starea de incertitudine s-a încheiat deja.

Latența codificatorului de la intrarea la ieșirea codului este de aproximativ o dată și jumătate față de întârzierea elementului logic, iar întârzierea la ieșirea GS este de aproximativ de două ori mai mare. Valorile exacte ale întârzierilor microcircuitelor ar trebui să fie analizate în cărțile de referință.