Décodeurs série kmop (kmdp). Brèves informations théoriques

Parmi les circuits intégrés de type combinatoire, les décodeurs sont les plus utilisés, présentés dans la série considérée par les microcircuits K165ID1, K155IDZ et KL55ID4.

Le décodeur K155IDZ (Fig. 16) dispose de quatre entrées d'adresse 1, 2, 4, 8, deux entrées de porte A1 et A2 et seize sorties 0 - 15. Si les deux entrées de porte ont des niveaux logiques 0, à celui des sorties dont le numéro correspond à l'équivalent binaire du code d'entrée (l'entrée 1 est le bit de poids faible, l'entrée 8 - senior), il y aura un niveau logique 0, aux autres sorties - logique 1. Si au moins une des entrées stroboscopiques Al et A2 niveau logique 1, alors quels que soient les états des entrées à toutes les sorties du circuit intégré, un logique, 1, est formé.

La présence de deux entrées de porte étend considérablement les possibilités d'utilisation du circuit intégré. À partir de deux microcircuits K155IDZ, complétés par un onduleur TTL, vous pouvez assembler un décodeur pour 32 sorties (Fig. 17), un décodeur pour 64 sorties est assemblé à partir de quatre circuits intégrés K155IDZ et de deux onduleurs (Fig. 18), et 256 sorties - de 17 CI K165IDZ (fig. 19).

Riz. 16. Conclusions de l'IC K155IDZ Fig. 17. Décodeur pour 32 sorties

Le microcircuit intégré K155ID4 (Fig. 20) contient deux décodeurs pour quatre sorties chacun avec des entrées d'adresse combinées et des entrées stroboscopiques séparées. Le niveau 0 logique aux sorties du premier décodeur (en haut selon le schéma) n'est formé (de manière similaire à K155IDZ) que s'il y a un niveau 0 logique aux deux entrées stroboscopiques. de l'autre - 0 logique (sortie 2). Cette structure du SI vous permet de l'utiliser dans diverses options d'inclusion. Sur la base de l'IC K155ID4 peuvent être construits, en particulier, des décodeurs avec huit sorties avec une entrée stroboscopique (Fig. 21) et 16 sorties (Fig. 22). Sur neuf circuits intégrés K155ID4, vous pouvez assembler un décodeur pour 64 sorties selon un schéma similaire à la Fig. 19. Si le microcircuit K155ID4 est complété par trois éléments 2I - NOT, vous pouvez obtenir un décodeur pour 10 sorties (Fig. 23).

Riz. 18. Décodeur pour 64 sorties

Les décodeurs binaires décrits sont complets : tout état de j entrées d'adresse correspond à l'état zéro d'une seule sortie j. Dans certains cas, par exemple, avec une représentation binaire-décimale des nombres, il est commode d'utiliser des décodeurs incomplets, dans lesquels le nombre de sorties est inférieur au nombre d'états possibles des entrées d'adresse. En particulier, un décodeur BCD contient dix sorties et au moins quatre entrées. A partir d'un décodeur complet, il est toujours possible d'en construire un incomplet pour un plus petit nombre d'entrées.

Cependant, en raison de la large utilisation des décodeurs BCD dans les dispositifs d'affichage, la série K.155 comprend un décodeur binaire-décimal K155ID1 avec une sortie haute tension (Fig. 24). Le décodeur a quatre entrées qui peuvent être connectées aux sorties de n'importe quelle source de code 1 - 2 - 4 - 8, et dix sorties qui peuvent être connectées aux cathodes d'un indicateur numérique ou de signe à décharge gazeuse, dont l'anode est connectée à travers une résistance de 22 à 91 kΩ au plus d'une source constante ou d'une tension d'ondulation de 200 à 300 V.

Riz. 19. Décodeur pour 256 sorties

Riz. 20. Circuit IC K155ID4

Riz. 21. Décodeur pour 8 sorties avec stroboscope

Riz. 22. Décodeur pour 16 sorties

Riz. 23. Décodeur pour 10 sorties

Riz. 24. Conclusions du CI K155ID1

Pour connexion à l'IC K155IE4, inclus dans le mode division par 10 avec le code 1 - 1 - 4 - 6 le schéma est représenté sur la fig. 25.

Pour connecter le CI K155ID1 aux sorties de la décade sur le CI K155TM2 (voir Fig. 5), un élément I supplémentaire est nécessaire, qui peut être n'importe quelles deux diodes basse consommation (Fig. 26) ou 1/4 du K155LI1 microcircuit intégré.

Lors de la connexion du circuit intégré K155ID1 aux entrées d'autres circuits intégrés TTL de la série K155, des mesures supplémentaires doivent être prises pour faire correspondre les niveaux, car les conditions techniques du circuit intégré K155ID1 garantissent que la tension de sortie dans l'état logique 0 ne dépasse pas 2,5 V, qui dépasse le seuil de commutation du CI TTL, qui est d'environ il, 3 V. En pratique, la tension de sortie du CI K155ID1 à l'état 0 peut être légèrement supérieure ou inférieure au seuil de commutation, donc, pour un fonctionnement fiable du CI - charge, une diode au silicium doit être incluse dans le circuit d'alimentation négatif de ce microcircuit. Une telle inclusion augmentera le seuil de commutation du CI à environ 2 V, ce qui assurera sa coordination avec le décodeur K155ID1. De plus, cela augmentera le niveau de sortie du 0 logique du microcircuit à environ 0,9 V, ce qui est tout à fait suffisant pour le fonctionnement normal des circuits intégrés suivants.

En figue. 27 montre un schéma d'un diviseur de fréquence pendant 10 s, commutable dans un rapport cyclique de 10 - 1,1 des impulsions de sortie, illustrant les règles décrites ci-dessus pour faire correspondre le décodeur K.155ID1 avec les circuits intégrés TTL.

Pour la commutation de signaux binaires, on utilise des multiplexeurs, présentés dans la série K155 par les microcircuits intégrés K155KP1, K155KP2, K155KP5 et K155KTG7.

Le multiplexeur K165KP7 dispose de huit entrées d'informations (FAIRE - D7), trois entrées d'adresse (1, 2, 4) et porte d'entrée UNE(fig. 28). Le microcircuit a deux sorties - directe et inverse. Si l'entrée de porte est logique 1, la sortie directe est 0 quels que soient les signaux sur les autres entrées. Si l'entrée du gate IC est à 0 logique, le signal en sortie directe répète le signal en entrée dont le nombre coïncide avec l'équivalent binaire du code aux entrées 1, 2, 4 du multiplexeur. Sur la sortie inverse, le signal est toujours déphasé avec le signal sur la sortie directe.

La présence d'une entrée de porte permet des moyens simples de construire des multiplexeurs pour un plus grand nombre d'entrées. En figue. 29 montre un schéma d'un multiplexeur pour 16 entrées, Fig. 30 - 64.

Le multiplexeur K155KP5 (Fig. 31), contrairement au K155KP7, n'a qu'une sortie inverse et n'a pas d'entrée de porte.

Le microcircuit intégré K155KP1 (Fig. 32) contient quatre entrées d'adresse 1, 2, 4, S, 16 entrées d'informations FAIRE - J15 et porte d'entrée UNE. La sortie de ce microcircuit est seulement inverse. Toutes les propriétés et méthodes d'inclusion à c'est le même que celui du K156KP2.

Le microcircuit intégré K155KP2 (Fig. 33) contient deux multiplexeurs pour quatre entrées d'informations J0 - J3 avec entrées stroboscopiques séparées, entrées d'adresse combinées et sorties directes.

Riz. 27. Diviseur de fréquence par 10 avec cycle de service commutable

Riz. 28. Conclusions de l'IS K155KP7

Riz. 29. Multiplexeur pour 16 entrées

Riz. 30. Multiplexeur 64 entrées Fig. 31. Conclusions de l'IS K155KP5

Riz. 32. Conclusions I C K155KP1 Fig. 33. Circuit IC K155KP2 Fig. 34. Conclusions de l'IS K155LP5

Comme vous le savez, la principale opération effectuée dans les ordinateurs numériques est l'addition. Toutes les autres opérations arithmétiques - soustraction, multiplication, division - se réduisent à une addition. L'opération d'addition de nombres binaires est réalisée à l'aide d'additionneurs et de demi-additionneurs.

Le circuit intégré de la série K155 comprend deux types de demi-additionneurs - K155LP5 et K155IP2.

Dans l'IC K155LP5 (Fig. 34), il y a quatre demi-additionneurs indépendants (les autres noms sont additionneur modulo deux, élément OU exclusif). Chacun de ces éléments fonctionne comme suit. Si sur les deux entrées d'un élément, par exemple 1 et 2, niveau 0 logique - 0 logique à la sortie 3. Si l'une des entrées est à 0 logique, sur l'autre logique 1, à la sortie - 1 ,. si les deux entrées sont 1, la sortie est 0.

Riz. 35. Schéma de l'IC K155IP2

La structure de l'IS KD55IP2 (Fig. 35) comprend un additionneur à huit entrées selon le module 2, désigné SM2, inverseur et deux éléments logiques ET - OU - NON ;.

Un additionneur à huit entrées modulo 2 fonctionne de manière similaire à un additionneur à deux entrées : si ses entrées ont un nombre pair de signaux avec un niveau logique de 1, la sortie est logique 0, si le nombre de uns aux entrées est impair, à sortie 1. Les éléments restants du circuit intégré vous permettent de combiner des circuits intégrés entre eux pour augmenter le nombre d'entrées ... Lorsque le niveau du 1 logique est appliqué à l'entrée 3, le 0 logique est appliqué à l'entrée 4, niveau de sortie 5 correspondra au niveau de sortie de l'additionneur SM2,à la sortie 6 - son inversion. Niveaux de blanc à (entrées 3 et 4 inverse, niveaux de sortie 5 et 6 sera également inversé.

Rappelons les principales propriétés des additionneurs binaires. Chaque bit d'un additionneur binaire (on l'appelle parfois un additionneur complet) a trois entrées - deux entrées L et B pour les termes, l'entrée du signal de retenue du bit précédent AVEC et deux sorties - la somme de S et le signal de retenue Rà la catégorie suivante. Le travail de l'additionneur est illustré dans le tableau. 3. Entrées A, B, C, en général, sont égaux. Le signal somme S prend une valeur logique, 1 pour un nombre impair de uns aux entrées UN B et C et logique 0 pour pair, comme dans les demi-additionneurs discutés ci-dessus. Porter le signal R est égal à 1 logique lorsque le nombre de uns aux entrées est égal à 2 ou 3. Une propriété intéressante de la table. 3 est sa symétrie : remplacer 0 par 1 et vice versa ne viole pas sa vérité. Cette propriété est utilisée pour simplifier les circuits additionneurs.

Tableau 3

Contributions	Les sorties	Contributions	Les sorties
L	v	Avec	S	R	UNE	v	Avec	S	R

Microcircuits intégrés KD55IM1, K155IM2 et K155IMZ - respectivement des additionneurs complets à un bit, deux bits et quatre bits. En figue. 36 montre un schéma du CI K.155IM1. Il est basé sur deux éléments multi-entrées ET - OU - NON. Le signal de report (inverse) est formé à la sortie R, si au moins deux entrées de l'additionneur il y a un niveau logique 1. Si A = B = 1, l'élément AND inférieur est activé DD6, si UNE-С - 1, l'élément central est allumé DDI,à B = C = 1, l'élément supérieur est allumé. Le signal de retenue est formé, bien sûr, et à A = B = C = 1. Le signal de somme est généré si A = B = C = 1 et la porte logique inférieure s'allume H-DD5. Le signal de somme est également formé dans le cas où il y a au moins une unité aux entrées A, B, C et il n'y a pas de signal à la sortie de retenue (P =! L, l'un des trois éléments ET supérieurs est activé DD5). Etant donné que le signal de retenue est généré lorsqu'il y en a deux ou trois parmi les signaux d'entrée, le deuxième cas de génération du signal de somme correspond à un et un seul parmi les signaux d'entrée. S'il n'y a aucun signal à toutes les entrées (A = B = C = 0), alors les signaux de sortie sont également absents : S = 0, P = 0 (P = 0).

Signaux d'entrée A et B peut être alimenté non seulement en code direct (entrées 8 et 9 pour un, 12 et 13 pour B), mais aussi en sens inverse (entrées 11 pour A et 2 pour V). Lors de l'utilisation de signaux d'entrée inversés, les entrées 8, 9, 12 et 13 doit être connecté au fil commun, et lors de l'utilisation de signaux directs, connectez les fils par paires 10 et 11, 1 et 2.

Les éléments DD1 et DD2 les microcircuits ont une sortie à collecteur ouvert, donc les conclusions 10 et 1 peut être utilisé soit comme sorties d'éléments DD1 et DD2, ou comme entrées transformant des éléments DD1 et DD2 tapez AND - NOT dans les éléments AND - OR - NOT en connectant les sorties de l'IC K155LA8 à ces broches. Quoi qu'il en soit en utilisant les résultats 10 et 1 entre eux et le plus de l'alimentation, il faut inclure des résistances 1 - 2 kOhm.

Riz. 36. Circuit IC K155IM1

Riz. 37. Schéma de connexion des circuits intégrés K155IM1 dans un additionneur à deux chiffres

Riz. 38. Conclusions de l'IC K155IM2 Fig. 39. Conclusions de l'IS K155IMZ

Lors de la connexion de l'IC K155IM1 à un additionneur multi-bits (Fig. 37), la propriété de symétrie décrite ci-dessus de l'additionneur complet est utilisée pour remplacer les signaux d'entrée et de sortie par des signaux inverses. Dans le premier bit, les signaux d'entrée sont transmis aux entrées directes du CI DD1, le signal de sortie de somme est prélevé sur la sortie directe S, le signal de retenue est prélevé sur la seule sortie (inverse) P. Au deuxième bit de l'additionneur, les signaux d'entrée A et B sont transmis aux entrées inverses, au direct saisir AVEC un signal de retenue inverse est fourni à partir du premier bit, le signal direct de sortie de la somme est formé à la sortie inverse 5, le signal de retenue directe de sortie est formé à la sortie inverse R. Le troisième chiffre de l'additionneur fonctionne de la même manière que le premier, le quatrième - que le deuxième, etc.

Une telle alternance du mode de fonctionnement des additionneurs à un seul bit fournit un délai de propagation minimal du signal dans la chaîne la plus longue - dans la chaîne de formation du signal de retenue.

Le microcircuit intégré K155IM2 (p. 38) est une combinaison de deux microcircuits K155IM1, connectés conformément à la Fig. 37 avec les onduleurs inutilisés retirés. Le microcircuit intégré K155IMZ (Fig. 39) correspond à deux microcircuits K155IM2, dans lesquels la sortie est : la sortie de transfert du premier CI est connectée à l'entrée AVEC seconde.

3. Schéma fonctionnel, désignation graphique conventionnelle et table de vérité d'un décodeur complet à 3 entrées.

4. Décodeurs linéaires : fonction de commutation, UGO et circuit.

5. Décodeurs pyramidaux : fonction de commutation, UGO et circuit.

6. Décodeurs rectangulaires à plusieurs étages : fonction de commutation, UGO et circuit.

7. Décodeurs cadencés et intégrés.

Décodeur est une unité opérationnelle combinée qui convertit un mot d'entrée en un signal à l'une de ses sorties.

Ainsi, un décodeur est un noeud dans lequel chaque combinaison de signaux d'entrée correspond à la présence d'un signal sur l'une des sorties.

La figure 4 montre un schéma fonctionnel d'un décodeur à n entrées et 2 n -1 sorties.

Technique de synthèse de décodeur

Les conditions de fonctionnement d'un décodeur à deux entrées peuvent être représentées par une table de vérité (tableau 3). Le nombre de sorties d'un tel décodeur est m = 2 2 = 4.

Tableau 3

Table de vérité décodeur 2 × 4

Contributions		Les sorties

Les fonctions de commutation des sorties du décodeur selon cette table de vérité s'écrivent comme suit :

Nous transformons les expressions (4) pour une implémentation dans la base NAND :

Des images conventionnelles du décodeur utilisées dans la construction de schémas fonctionnels sont représentées sur la figure 7, où a est la désignation générale du décodeur ; b - désignation d'un décodeur matriciel. Les entrées du décodeur sont marquées avec des nombres décimaux représentant des poids binaires, les sorties - avec des images décimales des combinaisons de codes correspondantes.

Désignation des décodeurs : 155 identifiant 1, 555identifiant 6, etc

3. Analyse du fonctionnement du brouilleur

But et principe de fonctionnement des codeurs.

L'examen de la question se fait en interrogeant les stagiaires depuis leur siège et au tableau selon le plan suivant :

Rendez-vous

Table de vérité

Méthodes de synthèse de circuits

Exemples de schémas les plus simples

Questions adressées aux stagiaires

Brouilleurs :

1. Finalité, logique de fonctionnement et classification des brouilleurs.

2. Schéma fonctionnel, désignation graphique conventionnelle et table de vérité du codeur pour n entrées.

3. Schéma fonctionnel, désignation graphique conventionnelle et table de vérité du codeur pour 4 entrées.

4. Synthèse de brouilleurs dans diverses bases.

5. Principes de construction des chiffreurs prioritaires.

Brouilleur est une unité fonctionnelle d'un ordinateur numérique et est conçu pour convertir un code unitaire (un code dans lequel une seule variable prend une valeur unique) en un code de position (binaire).

En d'autres termes, le brouilleur remplit les fonctions opposées aux fonctions du décrypteur.

L'encodeur complet a 2 m entrées et m sorties. Dans ce cas, si un signal d'entrée est appliqué à l'un des circuits d'entrée du codeur, alors à ses sorties un mot est formé correspondant au numéro du circuit excité.

Synthèse d'un codeur équivalent

Soit m = 2, alors le nombre d'entrées du codeur est de quatre. Le tableau de fonctionnement d'un tel encodeur se présentera comme suit (tableau 4).

Tableau 4

Table d'état du codeur 4 × 2

Contributions				Les sorties
X 0	X 1	X 2	X 3	Oui 0	Oui 1


					Riz. 8b. Encodeur pour 4 entrées basé sur des éléments NAND

Synthèse d'encodeur prioritaire

Considérez le principe de fonctionnement du codeur "4 × 2 ".

La table de vérité pour ce codeur est présentée dans le tableau. 5. On peut voir dans le tableau que lors de la construction du codeur prioritaire, les ensembles 1, 2, 4 et 8 sont utilisés, pour le reste des ensembles, la fonction prend une valeur indifférente - F.

CHIFFRES / DECODEURS

Brouilleurs.

Un encodeur (également appelé encodeur) est un appareil qui convertit les nombres décimaux en un système de nombres binaires. Laissez l'encodeur avoir m entrées numérotées séquentiellement avec des nombres décimaux (0, 1, 2, 3, ..., m - 1) et n sorties. L'application d'un signal sur l'une des entrées entraîne l'apparition aux sorties d'un nombre binaire de n bits correspondant au numéro de l'entrée excitée.

figure 5.17

figure 5.18

Évidemment, il est difficile de construire des encodeurs avec un très grand nombre d'entrées m, ils sont donc utilisés pour convertir des nombres décimaux relativement petits en binaire. La conversion des grands nombres décimaux est effectuée par les méthodes indiquées dans l'ouvrage de référence "Systèmes numériques"

Les brouilleurs sont largement utilisés dans divers appareils pour saisir des informations dans des systèmes numériques. De tels appareils peuvent être équipés d'un clavier dont chaque touche est associée à une entrée d'encodeur spécifique. Lorsque la touche sélectionnée est enfoncée, un signal est envoyé sur une entrée spécifique de l'encodeur, et à sa sortie un nombre binaire apparaît, correspondant au caractère gravé sur la touche.

Tableau 5.5
Décimal numéro	Code binaire 8421
Décimal numéro	x 8	x 4	x 2	x 1

Tableau 5.6
Code d'entrée 8421				Nombre sortir
x 8	x 4	x 2	x 1	Nombre sortir

En figue. 5.17 montre une image symbolique d'un encodeur qui convertit les nombres décimaux 0, 1, 2, ..., 9 en représentation binaire dans le code 8421. Le symbole CD est formé à partir des lettres incluses dans le mot anglais CODER. A gauche, 10 entrées sont représentées, désignées par les nombres décimaux 0, 1, ..., 9. A droite, les sorties du codeur sont représentées : les nombres 1, 2, 4, 8 désignent les coefficients de pondération des chiffres binaires correspondants. aux sorties individuelles.

De la table. 5.5 correspondance entre les codes décimaux et binaires il s'ensuit que la variable x 1 sur le bus de sortie 1 a un niveau log. 1, si l'une des variables d'entrée y 1, y 3, y 5, y 7, y 9 a ce niveau. Par conséquent, x 1 = y l / y 3 / y 5 / y 7 / y 9.

Pour les autres sorties x 2 = y 2 / y 3 / y 6 / y 7 ; x 4 = y 4 / y 5 / y 6 / y 7; x 8 = y 8 / y 9.

Ce système d'expressions logiques correspond au circuit de la Fig. 5.18, une. En figue. 5.18, b montre le schéma de l'encodeur sur les éléments OR-NOT.

Le brouilleur est construit selon les expressions suivantes :

Dans ce cas, le codeur a des sorties inverses.

Lors de l'exécution de l'encodeur sur des éléments AND-NOT, le système d'expressions logiques suivant doit être utilisé :

Dans ce cas, la fourniture de valeurs inverses aux entrées est fournie, c'est-à-dire que pour obtenir une représentation binaire d'un certain chiffre décimal en sortie, il est nécessaire de soumettre un journal à l'entrée correspondante. 0, et aux autres entrées - log 1. Le circuit d'encodeur, réalisé sur des éléments NAND, est illustré à la Fig. 5.18, ch.

La méthode décrite peut être utilisée pour construire des brouilleurs qui convertissent des nombres décimaux en représentation binaire en utilisant n'importe quel code binaire,

Décodeurs.

Les décodeurs (également appelés décodeurs) sont utilisés pour reconvertir les nombres binaires en petits nombres décimaux. Les entrées du décodeur sont destinées à fournir des nombres binaires, les sorties sont numérotées séquentiellement avec des nombres décimaux. Lorsqu'un nombre binaire est appliqué aux entrées, un signal apparaît sur une certaine sortie, dont le numéro correspond au numéro d'entrée.

Les décodeurs sont largement utilisés. En particulier, ils sont utilisés dans les appareils qui impriment des chiffres ou du texte à partir d'un appareil numérique sur papier. Dans de tels appareils, un nombre binaire, entrant dans l'entrée du décodeur, fait apparaître un signal à une certaine sortie. Ce signal imprime le caractère correspondant au nombre binaire entré.

En figue. 5.19, et une image symbolique du décodeur est affichée. Le symbole DC est formé des lettres du mot anglais DECODER. A gauche se trouvent les entrées marquées avec les poids du code binaire. A droite - les sorties, numérotées avec des nombres décimaux, correspondant aux combinaisons individuelles du code binaire d'entrée. Un niveau de log est formé à chaque sortie. 1 avec une combinaison strictement définie du code d'entrée.

Le décodeur peut avoir des entrées de paraphase pour l'alimentation avec les variables d'entrée de leurs inversions, comme le montre la Fig. 5.19, b.

Selon la méthode de construction, on distingue les décodeurs linéaires et rectangulaires.

Décodeur linéaire.

Considérons la construction d'un décodeur qui effectue la transformation donnée dans le tableau. 5.6.


(5.22)	(5.23)

Les valeurs des variables de sortie sont déterminées par les expressions logiques suivantes :

Dans un décodeur linéaire, les variables de sortie sont formées selon (5.22) ou (5.23). Lors de l'exécution d'un décodeur sur les éléments ET PAS d'utilisation (5.23), la réception des inversions des fonctions de sortie. Dans ce cas, chaque combinaison du code d'entrée correspondra au niveau de journalisation. 0 à une sortie strictement définie, les sorties restantes sont définies au niveau du journal. 1. Dans la fig. 5.20 montre la structure d'un décodeur construit sur des éléments NAND et sa représentation dans des circuits. La structure présente des caractéristiques typiques des décodeurs intégrés :

pour réduire le nombre d'entrées, la formation d'inversions de variables d'entrée est réalisée dans le décodeur lui-même ;

figure 5.20

Graphique 5.21

des onduleurs supplémentaires connectés directement aux entrées réduisent la charge du décodeur sur ses circuits d'entrée.

Un décodeur à 16 sorties pour décoder toutes les combinaisons possibles du code binaire à quatre bits 8421 peut être construit à partir des deux décodeurs à 10 sorties décrits. En figue. 5.21 montre la structure d'un tel décodeur. Chacun des décodeurs utilise 8 sorties, qui forment les 16 sorties requises (y 0, y 1, ..., y 15).

riz 5.22

Décodeur rectangulaire.

Considérons le principe de construction d'un décodeur rectangulaire en utilisant l'exemple d'un décodeur à 4 entrées et 16 sorties.

Séparons les variables d'entrée x 8, x 4, x 2, x 1 en deux groupes de deux variables chacun : x 8, x 4 et x 2, x 1. Nous utilisons chaque paire de variables comme variables d'entrée d'un décodeur linéaire séparé pour quatre sorties, comme le montre la Fig. 5.22, une. Les variables de sortie des décodeurs linéaires sont définies par les expressions logiques suivantes :

Ces décodeurs agissent comme le premier étage du décodeur.

Les variables de sortie y 0, y 1, ..., y 15 du décodeur rectangulaire peuvent être représentées par des expressions logiques utilisant les variables de sortie y "0, ..., y" 3 et y "" 0, ..., y "" Décodeurs 3 lignes :

Ces opérations logiques sont effectuées dans un décodeur de deuxième étage distinct, appelé matrice et constitué de deux éléments d'entrée. En figue. 5.22, b montre une image classique d'un décodeur matriciel, où deux groupes d'entrées marquées de nombres décimaux sont utilisés pour se connecter aux sorties de deux étages préliminaires de décryptage. En figue. 5.22, la structure d'un décodeur rectangulaire utilisant des symboles de décodeurs linéaires et matriciels est présentée.

Des décodeurs rectangulaires avec plus de deux pas peuvent être construits.

L'utilisation d'un décodeur rectangulaire peut s'avérer plus avantageuse que l'utilisation d'un décodeur linéaire dans les cas où il y a un grand nombre d'entrées et il n'est pas souhaitable d'utiliser les éléments avec un grand nombre d'entrées nécessaires pour construire un décodeur linéaire. Cependant, le passage de signaux séquentiellement à travers plusieurs étages dans un décodeur rectangulaire conduit à un délai de propagation plus long du signal qu'il contient.

Tableau 5.7
Code 8421				Code 2421
x 4	x 3	x 2	x 1	oui 4	oui 3	oui 2	oui 1

Convertisseurs de codes

Dans les appareils numériques, il est souvent nécessaire de convertir des informations numériques d'un système binaire à un autre (d'un code binaire à un autre). Un exemple d'une telle conversion est la conversion de nombres d'un code binaire 8421, dans lequel des opérations arithmétiques sont effectuées, en un code binaire 2 sur 5 pour une transmission sur une ligne de communication. Cette tâche est effectuée par des appareils appelés convertisseurs de code. Vous pouvez utiliser deux méthodes pour convertir des codes :

sur la base de la conversion du code binaire d'origine en décimal, puis de la conversion de la représentation décimale en code binaire requis ;

basé sur l'utilisation d'un dispositif logique de type combinatoire qui met directement en œuvre cette transformation.

La première méthode est structurellement mise en œuvre en connectant un décodeur et un crypteur et est pratique dans les cas où il est possible d'utiliser des décodeurs et des crypteurs standard dans une conception intégrale.

Considérons la deuxième méthode plus en détail en utilisant des exemples spécifiques de conversion de codes binaires.

Transformation code 8421 v code 2421.

Notons les variables correspondant à l'individu, les bits du code 8421, x 4, x 3, x 2, x 1, de même pour le code 2421 y 4, y 3, y 2, y 1. Tableau 5.7 montre la correspondance des combinaisons des deux codes.

Chacune des variables y 4, y 3, y 2, y 1 peut être considérée comme une fonction des arguments x 4, x 3, x 2, x 1 et, par conséquent, peut être représentée à travers ces arguments par l'expression logique correspondante. Pour obtenir ces expressions logiques, nous représentons les variables y 4, y 3, y 2, y 1 avec des tables de vérité sous la forme d'une table de Weich (figure 5.24.1).


riz 5.23	riz 5.24

riz 5.24.1

Obtenons la forme minimale des expressions logiques, représentées par les opérations AND, OR, NOT et par l'opération AND-NOT :

En figue. 5.23 montre la structure logique du convertisseur de code, construite sur les éléments AND-NOT en utilisant les expressions logiques obtenues.

Transformation code 2421 v code 8421.

Pour mettre en œuvre cette transformation (inverse de celle considérée ci-dessus), il est nécessaire d'obtenir des expressions logiques pour les variables x 4, x 3, x 2, x 1, en utilisant les variables y 4, y 3, y 2, y 1 comme arguments.

riz 5.24.2

Les tableaux de Weich pour les variables x 4, x 3, x 2, x 1 sont illustrés à la Fig. 5.24.2. Expressions logiques pour les variables x 4, x 3, x 2, x 1 :

La structure logique du convertisseur est illustrée à la Fig. 5.24.

Convertisseur pour indication numérique.

L'une des méthodes d'indication numérique est la suivante.

Tableau 5.10
Décimal numéro	Code binaire 8421				L'état des éléments (z 1, ..., z 7) et la valeur de la gouvernance signaux (y 1, ..., y 7)
	x 4	x 3	x 2	x 1	1	2	3	4	5	6	7
	x 4	x 3	x 2	x 1	oui 1	oui 2	oui 3	oui 4	oui 5	oui 6	oui 7

Il y a sept éléments disposés comme indiqué sur la fig. 5.25, a. Chaque élément peut être illuminé ou non, selon la valeur de la variable logique correspondante qui contrôle sa lueur. En faisant briller les éléments dans certaines combinaisons, vous pouvez obtenir une image des chiffres décimaux 0, 1, 9 (Fig. 5.25.b).

Les chiffres décimaux à afficher sont généralement spécifiés en code binaire. Ceci pose le problème de la formation de variables logiques y 1, y 2, ..., y 7 pour contrôler des éléments individuels dans le dispositif d'affichage. La table de vérité pour ces variables est présentée dans le tableau 5.10.

riz 5.25

Lors de la construction du tableau, les conditions suivantes ont été acceptées : si un élément indicateur est allumé, cela signifie qu'il est à l'état de journal. 1, s'il est annulé, il est à l'état de journal. 0 ; l'élément est contrôlé de telle manière que le journal de haut niveau. 1 sur une entrée d'indicateur provoque l'extinction de l'élément correspondant (c'est-à-dire que pour que le ième élément s'éteigne et z i = 0, il est nécessaire d'envoyer le signal de commande y i = l à la 1ère entrée d'indicateur). Ainsi, y i = i. Par exemple, pour mettre en évidence le chiffre 0, il faut éteindre le 7ème élément (z 7 = 0), laissant le reste des éléments à l'état incandescent ; par conséquent, dans ce cas, le signal de commande y 7 = l, le reste des signaux de commande y l, ..., y 6 doit avoir un niveau log. 0.

riz 5.26

La formation des signaux de commande est effectuée par un dispositif logique, pour la synthèse duquel sur la Fig. 5.26 Les tables de vérité sont construites sous la forme de tables de Weich séparément pour chaque variable y l, ..., y 7. Le dispositif synthétisé est un dispositif à plusieurs sorties, et pour obtenir le circuit minimum, il est nécessaire de construire dans les tables de Weich le nombre minimum de régions assurant la couverture des cellules contenant 1 dans l'ensemble des sept tables. La construction de ces zones présente les caractéristiques suivantes. Dans les tableaux de variables pour 5 et y 6, les zones 1 et V sont utilisées, qui sont utilisées dans les tableaux pour d'autres variables. Si au lieu de ces régions dans les tableaux de variables y 5 et y 6, nous construisons des régions avec une large couverture de cellules, cela entraînera une augmentation du nombre total de régions et, par conséquent, une augmentation du nombre d'éléments logiques requis pour former les expressions logiques correspondantes. Les zones sélectionnées correspondent aux expressions logiques suivantes :

Il est maintenant facile d'écrire des expressions logiques pour les valeurs de sortie y l, ..., y 7 :

Le circuit convertisseur construit conformément à ces expressions est illustré à la Fig. 5.25, ch.

Tableau 5.12
Type d'élément logique	Le nombre d'éléments dans le boîtier du microcircuit	Nombre d'éléments dans le convertisseur	Nombre de boîtiers de microcircuits
Onduleurs
Éléments NAND à deux entrées
Éléments NAND à trois entrées
Éléments NAND à quatre entrées
Nombre total de boîtiers de microcircuits			5 5 / 12

Déterminons le nombre de microcircuits nécessaires pour construire un convertisseur. Dans ce cas, il faut garder à l'esprit que plusieurs éléments logiques peuvent être contenus dans le cas des microcircuits industriels. Tableau 12 montre le calcul du nombre de cas de microcircuits.

Le travail de laboratoire est effectué à l'aide du support de laboratoire de formation LESO2.

1 But du travail

Le but du travail est d'étudier les principes de fonctionnement des circuits combinatoires : un décodeur, un encodeur, un convertisseur de code pour un indicateur à sept segments, un multiplexeur, un additionneur.

2 Brèves informations théoriques

2.1 Décodeur (décodeur)

Le décodeur (décodeur) est utilisé pour convertir le code binaire de position à n bits en un seul signal de sortie sur l'une des 2n sorties. Pour chaque combinaison d'entrée de signaux, 1 apparaît sur l'une des sorties. Ainsi, un seul signal sur l'une des sorties peut être utilisé pour évaluer le mot de code d'entrée. La table de vérité pour un décodeur à deux entrées est présentée dans le tableau 2.1.

Tableau 2.1 - Table de vérité d'un décodeur à deux bits

x1	x2	y0	y1	y2	y3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Pour construire un circuit décodeur selon la table de vérité, on utilisera la technique décrite dans le travail de laboratoire n°1, réalisé sur le stand LESO2. Par exemple, un appareil doit avoir 4 sorties. Pour chaque sortie, notez une expression booléenne. Basé sur SDNF :

y0 = x1 x2

y1 = x1 x2

y2 = x1 x2

En utilisant ce système d'expressions, il est facile de construire un circuit du décodeur requis (figure 2.1).

Figure 2.1 - Schéma du décodeur

La désignation graphique conventionnelle d'un tel décodeur est illustrée à la figure 2.2.

Figure 2.2 - Désignation graphique conditionnelle du décodeur

2.2 Encodeur (encodeur)

Le codeur exécute la fonction opposée au décodeur (décodeur), c'est-à-dire qu'il convertit un code binaire non positionnel (unitaire) à 2 n bits en un code positionnel à n bits. Lorsqu'un seul signal est appliqué à l'une des entrées, le code binaire correspondant est généré à la sortie. Composons la table de vérité de l'encodeur pour n = 2.

Tableau 2.2 - Table de vérité du codeur pour n = 2

x1	x2	x3	x4	y1	y0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

Nous synthétisons un encodeur. Pour ce faire, nous écrivons le système de ses propres fonctions:

y1 = x1 x2 x3 x4 + x1 x2 x3 x4

y0 = x1 x2 x3 x4 + x1 x2 x3 x4

Figure 2.3 - Schéma de l'encodeur

Figure 2.4 - Désignation graphique conventionnelle du codeur

2.3 Convertisseur de code pour indicateur à 7 segments

Les convertisseurs de code les plus utilisés sont connus pour les affichages numériques. Par exemple, un convertisseur d'un code binaire positionnel à 4 bits en chiffres décimaux. Il y a un indicateur à sept segments et avec son aide, vous devez mettre en évidence dix chiffres.

Figure 2.5 - Indicateur à sept segments

Évidemment, le code binaire doit avoir au moins 4 bits (2 ^ 4 = 16, ce qui est plus que 10). Compilons une table de vérité pour le fonctionnement d'un tel convertisseur.

Tableau 2.3 - Table de vérité du convertisseur

Nombre	Code binaire 8-4-2-1				une	b	v	g	ré	e	F
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

En utilisant le TI, il est facile de composer un système de fonctions propres pour toutes les sorties, c'est-à-dire SDNF, minimisez-le et faites un schéma de principe.

Figure 2.6 - Désignation graphique conditionnelle du convertisseur de code

2.4 Multiplexeur

Un multiplexeur est un dispositif qui permet de commuter l'une des 2 ^ n entrées d'informations X vers une sortie Y sous l'action de n signaux de commande (d'adresse). Sur l'image. 2.7 montre un schéma fonctionnel simplifié d'un multiplexeur basé sur des clés électroniques idéalisées.

Figure 2.7 - Schéma d'un multiplexeur sur clés électroniques idéalisées

Dans les circuits numériques, il est nécessaire de contrôler les touches à l'aide de niveaux logiques. Par conséquent, il est souhaitable de sélectionner un appareil qui pourrait remplir les fonctions d'une clé électronique avec contrôle de signal numérique. Essayons de "forcer" les éléments logiques qui nous sont déjà familiers à fonctionner comme une clé électronique. Considérez le TI de l'élément logique "ET". Dans ce cas, l'une des entrées de l'élément logique « ET » sera considérée comme une entrée d'information d'une clé électronique, et l'autre entrée comme une entrée de commande. Étant donné que les deux entrées de la porte ET sont équivalentes, peu importe laquelle est l'entrée de contrôle. Soit X l'entrée de contrôle et Y l'entrée d'information. Pour simplifier le raisonnement, nous diviserons le TI en deux parties en fonction du niveau du signal logique à l'entrée de commande X.

Tableau 2.4 - Table de vérité

oui	X	En dehors
0 0	0 1	0 0
1 1	0 1	0 1

La table de vérité montre clairement que si un niveau logique zéro est appliqué à l'entrée de commande X, le signal appliqué à l'entrée Y ne passe pas à la sortie Out. Lorsqu'une unité logique est appliquée à l'entrée de commande X, le signal arrivant à l'entrée Y apparaît à la sortie Out. Cela signifie que la porte ET peut être utilisée comme clé électronique. Dans ce cas, peu importe laquelle des entrées de l'élément AND sera utilisée comme entrée de contrôle, et laquelle - comme entrée d'information. Il ne reste plus qu'à combiner les sorties des éléments "ET" en une sortie commune. Cela se fait en utilisant l'élément logique "OU" de la même manière que lors de la construction d'un circuit à l'aide d'une table de vérité arbitraire. La version résultante du circuit de commutation avec contrôle des niveaux logiques est illustrée à la Figure 2.8.

Figure 2.8 - Schéma de principe d'un multiplexeur réalisé sur des éléments logiques

Dans les circuits illustrés aux figures 2.7 et 2.8, vous pouvez activer simultanément plusieurs entrées sur une sortie. Cependant, cela conduit généralement à des conséquences imprévisibles. De plus, de nombreuses entrées sont nécessaires pour contrôler un tel commutateur, de sorte qu'un décodeur binaire est généralement inclus dans le multiplexeur, comme le montre la figure 2.9. Ce schéma permet de contrôler la commutation des entrées d'informations du multiplexeur à l'aide de codes binaires fournis à ses entrées de commande. Le nombre d'entrées d'informations dans de tels circuits est choisi comme un multiple d'une puissance de deux.

Figure 2.9 - Schéma de principe d'un multiplexeur à commande binaire

La désignation graphique conventionnelle d'un multiplexeur à 4 entrées avec commande par code binaire est illustrée à la Figure 2.10. Les entrées A0 et A1 sont des entrées de commande du multiplexeur qui déterminent l'adresse du signal d'entrée d'information qui sera connecté à la borne de sortie Y du multiplexeur. Les signaux d'entrée d'information sont désignés : X0, X1, X2 et X3.

Figure 2.10 - Désignation graphique conventionnelle d'un multiplexeur 4 entrées

Dans la désignation graphique classique, les noms des entrées d'informations A, B, C et D sont remplacés par les noms X0, X1, X2 et X3, et le nom de la Out est remplacé par le nom Y. Cette désignation des entrées du multiplexeur et les sorties est plus courante dans la littérature nationale. Les entrées d'adresse sont étiquetées A0 et A1.

Vous pouvez lire sur les fonctionnalités de la mise en œuvre de multipleseurs dans le langage Verilog dans l'article :
Architecture FPGA. Partie 2. Multiplexeur

2.5 Additionneur

Un additionneur est une unité informatique permettant d'ajouter des nombres binaires. La construction d'additionneurs binaires commence généralement par un additionneur modulo 2.

Additionneur modulo 2

Le circuit additionneur modulo 2 est le même que le circuit "OU" exclusif.

Tableau 2.5 - Table de vérité de l'additionneur mod 2

x1	x2	oui
0	0	0
0	1	1
1	0	1
1	1	0

Une expression logique décrivant l'additionneur modulo 2 :

y = x1 x2 + x1 x2

Figure 2.11 - Désignation graphique conditionnelle de l'additionneur modulo 2

Sur la base de l'équation logique décrivant cet élément, vous pouvez synthétiser un circuit :

Figure 2.12 - Schéma de l'additionneur modulo 2

L'additionneur modulo 2 effectue l'addition de report. Un additionneur binaire conventionnel doit prendre en compte le report, donc des circuits sont nécessaires pour générer le report au bit suivant. La table de vérité d'un tel circuit, appelée demi-additionneur, est présentée dans le tableau 2.6.

Tableau 2.6 - Table de vérité du demi-additionneur

UNE	B	S	P0
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Ici UNE et B- termes;
S- somme;
P0- transfert sur le bit de poids fort (sortie Carry Pout).
Écrivons un système de fonctions propres pour un demi-additionneur :

S = A B + A B
P0 = A B

Figure 2.13 - Schéma de principe qui implémente la table de vérité d'un demi-additionneur

Figure 2.14 - Image d'un demi-additionneur sur les schémas

Additionneur complet.

Le circuit demi-additionneur génère un transfert vers le bit de poids fort, mais ne peut pas prendre en compte le transfert depuis le bit de poids faible. Lors de l'ajout de nombres binaires à plusieurs chiffres, il est nécessaire d'ajouter trois chiffres dans chaque chiffre - 2 termes et une unité de retenue à partir du chiffre PI précédent.

PI	UNE	B	S	Bon de commande
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

PI- entrée 1 transfert du bit précédent,
Bon de commande- sortie 1 transfert au bit de poids fort.

Sur la base de la table de vérité, nous écrivons un système de fonctions propres pour chaque sortie :

S = A B PI + A B PI + A B PI + A B PI

PO = A B PI + A B PI + A B PI + A B PI

En conséquence, nous obtenons un circuit additionneur complet (Figure 2.15).

Figure 2.15 - Diagramme schématique qui implémente la table de vérité d'un additionneur binaire complet à un bit

Figure 2.16 - Image d'un additionneur binaire complet à un bit sur les diagrammes

Théorie
Des questions

3 Tâche pour le travail

3.1 Etudier le principe de fonctionnement du décodeur 2 x 4

Configurez le FPGA conformément à la Figure 3.1. Connectez les commutateurs S7 et S8 aux entrées X0 et X1, et les indicateurs LED LED5, LED6, LED7, LED8 aux sorties Y0, Y1, Y2, Y3. Pour ce faire, connectez les entrées et sorties du décodeur aux pattes correspondantes du FPGA.

Figure 3.1 - Schéma du décodeur

En fournissant toutes les combinaisons possibles de niveaux logiques aux entrées X0, X1 à l'aide des touches S7, S8 et en observant les états des indicateurs LED LED5, LED6, LED7, LED8, remplissez la table de vérité du décodeur.

Tableau 3.1 - Tableau décodeur

x1	x2	y0	y1	y2	y3
0	0
0	1
1	0
1	1

3.2 Étudier le principe de fonctionnement de l'encodeur 4x2
Configurez le FPGA conformément à la Figure 3.2.

Figure 3.2 - Schéma d'un encodeur 4x2

Connectez les commutateurs S8, S7, S6, S5 aux entrées X1, X2, X3, X4 et les LED LED8, LED7 aux sorties Y0, Y1. Pour ce faire, connectez les entrées et sorties du décodeur aux pattes correspondantes du FPGA. En fournissant toutes les combinaisons possibles de niveaux logiques aux entrées X1, X2, X3, X4 à l'aide des touches S8, S7, S6, S5 et en observant les états des voyants LED7, LED8, remplissez la table de vérité du codeur.

Tableau 3.2 - Table de vérité du codeur

x1	x2	x3	x4	y1	y0
1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1

3.3 Enquêter sur le fonctionnement du convertisseur de code pour un indicateur à sept segments.

Faites une table de vérité du convertisseur de code (table. 3.3).
Assemblez le circuit illustré à la figure 3.3.

Tableau 3.3 - Table de vérité du convertisseur

x3	x2	x1	x0	UNE	B	C	ré	E	F	g
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

Figure 3.3 - Schéma d'un convertisseur de code pour un indicateur à sept segments

En appliquant à l'aide des touches S8, S7, S6, S5, différentes combinaisons de codes aux entrées X0, X1, X2, X3 déterminent les nombres affichés sur l'indicateur. Sur la base des résultats de l'expérience, remplissez le tableau 3.4.

Tableau 3.4 - Tableau décrivant le fonctionnement du convertisseur de code pour un indicateur à sept segments

x3	x2	x1	x0	Lecture de l'indicateur
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

3.4 Enquêter sur le fonctionnement du multiplexeur 4x1

Configurez le FPGA conformément à la Figure 3.4.

Figure 3.4 - Schéma d'un multiplexeur 4x1

En réglant alternativement toutes les combinaisons de codes possibles sur les entrées d'adresse A et B, déterminez les numéros des canaux commutés. Le numéro de la voie commutée est déterminé en se connectant alternativement aux entrées X0, X2, X3, X4 du niveau de l'unité logique et en surveillant la sortie Y. Remplir le tableau 3.5.

Tableau 3.5 - Tableau décrivant le fonctionnement du multiplexeur

3.5 Explorez le circuit de l'additionneur

Configurez le FPGA conformément à la Figure 3.5. Ici Épingler, Moue respectivement, l'entrée et la sortie de l'unité de transfert, UNE et B- termes, S- somme.

Figure 3.5 - Circuit additionneur

Remplissez la table de vérité de l'additionneur (tableau 3.6).

Tableau 2.7 - Table de vérité de l'additionneur complet

Épingler	B	UNE	Moue
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

Objectif.
Schémas pour l'étude d'un décodeur, encodeur, convertisseur de code pour un indicateur à sept segments, multiplexeur, additionneur.
Tables de vérité pour chaque circuit.
Conclusions pour chaque tâche.

5 questions de test

Comment fonctionne le décodeur ?
Comment synthétiser un décodeur avec une largeur de bits arbitraire ?
Comment fonctionne un brouilleur ?
Comment fonctionne le convertisseur de code pour l'indicateur à sept segments ?
Comment fonctionne un indicateur à sept segments ?
Comment fonctionne un multiplexeur ?
Comment le multiplexeur a-t-il été testé en laboratoire ?
Comment fonctionne un additionneur ?
Dessinez la table de vérité de l'encodeur.
Qu'est-ce qu'une unité de transport ?

Les fonctions des décodeurs et des brouilleurs ressortent clairement de leurs noms. Le décodeur convertit le code binaire d'entrée en numéro de signal de sortie (décode le code) et le crypteur convertit le numéro de signal d'entrée en code binaire de sortie (crypte le numéro de signal d'entrée). Le nombre de signaux de sortie du décodeur et de signaux d'entrée du codeur est égal au nombre d'états possibles du code binaire (le code d'entrée du décodeur et le code de sortie du codeur), soit 2 n, où n est la largeur de bit du code binaire (Fig.5.1). Les microcircuits du décodeur sont désignés sur les schémas par les lettres DC (de l'anglais Decoder), et les microcircuits de l'encodeur - CD (de l'anglais Coder).

Riz. 5.1. Fonctions décodeur (gauche) et crypteur (droite)

Un seul signal est toujours présent à la sortie du décodeur, et le numéro de ce signal est déterminé de manière unique par le code d'entrée. Le code de sortie du codeur est déterminé uniquement par le numéro du signal d'entrée.

Regardons de plus près la fonction décodeur.

La série standard comprend des décodeurs pour 4 sorties (2 bits du code d'entrée), 8 sorties (3 bits du code d'entrée) et 16 sorties (4 bits du code d'entrée). Ils sont désignés respectivement par 2-4, 3-8, 4-16. Les puces du décodeur diffèrent par les entrées de contrôle (activer/désactiver les signaux de sortie), ainsi que par le type de sortie : 2C ou OK. Les signaux de sortie de tous les décodeurs sont négatifs. Les entrées qui reçoivent le code d'entrée sont souvent appelées entrées d'adresse. Ces entrées désignent 1, 2, 4, 8, où le nombre correspond au poids du code binaire (1 est le bit de poids faible, 2 est le bit suivant, etc.), ou A0, A1, A2, A5. En série domestique, les microcircuits décodeurs sont désignés par les lettres ID. En figue. 5.2 montre les trois puces de décodeur les plus typiques.

Riz. 5.2. Exemples de puces de décodeur

Le code aux entrées 1, 2, 4, 8 détermine le numéro de la sortie active (l'entrée 1 correspond au chiffre le moins significatif du code, l'entrée 8 - au chiffre le plus significatif du code). Les entrées de résolution C1, C2, C3 sont combinées selon la fonction ET et ont la polarité indiquée sur la figure. Par exemple, dans le tableau. 5.1 est un tableau de vérité du décodeur ID7 (3-8). Il existe également des décodeurs 4-10 (par exemple, ID6), qui ne traitent pas tous les 16 états possibles du code d'entrée, mais seulement les 10 premiers d'entre eux.

Les trois premières lignes du tableau correspondent à l'interdiction de sorties. L'autorisation de sortie sera un à l'entrée C1 et des zéros aux entrées C2 et C5. Le symbole "X" désigne l'état indifférent de cette entrée (peu importe qu'elle soit zéro ou un). Les huit lignes du bas correspondent à la résolution des signaux de sortie. Le numéro de la sortie active (à laquelle le signal zéro est généré) est déterminé par le code aux entrées 1, 2, 4, avec l'entrée 1 correspondant au bit le moins significatif du code, et l'entrée 4 au bit le plus significatif de le code.

Tableau 5.1. Table de vérité décodeur 3-8 (ID7)

Contributions

Les sorties

-C2

-C3

L'application la plus typique des décodeurs consiste précisément à déchiffrer des codes d'entrée, tandis que les entrées C sont utilisées comme signaux de commande stroboscopiques. Le numéro du signal de sortie actif (c'est-à-dire zéro) indique quel code d'entrée a été reçu. Si vous avez besoin de décrypter un code avec un grand nombre de bits, vous pouvez combiner plusieurs puces de décodeur (un exemple est montré sur la Fig.5.3).

Riz. 5.3. Augmenter le nombre de bits du décodeur

Dans ce cas, les bits de poids fort du code sont transmis au décodeur principal dont les sorties permettent le fonctionnement de plusieurs décodeurs supplémentaires. Les bits de poids faible du code d'entrée sont appliqués aux entrées combinées de ces décodeurs supplémentaires. À partir de cinq microcircuits décodeurs 2-4, vous pouvez obtenir un décodeur 4-16, comme indiqué sur la figure (bien qu'il soit bien sûr préférable de prendre un microcircuit prêt à l'emploi). De la même manière, sur neuf microcircuits 3-8, vous pouvez obtenir un décodeur 6-64 et sur dix-sept microcircuits 4-16, un décodeur 8-256. Une autre application courante des décodeurs est la sélection (sélection) de codes d'entrée donnés. L'apparition d'un signal négatif à la sortie sélectionnée du décodeur signifiera que le code qui nous intéresse arrive à l'entrée. Dans ce cas, il est beaucoup plus facile d'augmenter le nombre de bits du code sélectionnable d'entrée que dans le précédent (voir Fig. 5.3). Par exemple, deux microcircuits 4-16 permettent de sélectionner un code à 8 bits (Fig. 5.4). Dans l'exemple de la figure, le code hexadécimal 2A est sélectionné (code binaire 0010 1010). Dans ce cas, un décodeur fonctionne avec les quatre bits inférieurs du code et l'autre - avec les quatre bits supérieurs. Les décodeurs sont combinés de manière à ce que l'un d'eux permette à l'autre de travailler sur les entrées –C1 et –C2. A l'aide des interrupteurs mécaniques des sorties du décodeur (interrupteurs à bascule, cavaliers), vous pouvez facilement changer le code sélectionné par ce circuit.

Riz. 5.4. Sélection de code sur les décodeurs

Une autre application importante des décodeurs est de recâbler un signal d'entrée à plusieurs sorties. Ou, en d'autres termes, le décodeur agit dans ce cas comme un démultiplexeur des signaux d'entrée, ce qui permet de répartir les signaux d'entrée arrivant à des instants différents sur une même ligne d'entrée (signaux multiplexés). Dans ce cas, les entrées 1, 2, 4, 8 du décodeur sont utilisées comme commande, adresse, déterminant quelle sortie envoyer le signal d'entrée qui est arrivé à ce moment (Fig.5.5), et l'une des entrées C agit comme un signal d'entrée qui est envoyé à une sortie prédéterminée. Si le microcircuit possède plusieurs entrées de grille C, alors les entrées restantes C peuvent être utilisées comme permettant le fonctionnement du décodeur.

Riz. 5.5. Activation du décodeur comme démultiplexeur

Riz. 5.6. Gating les signaux de sortie du décodeur

Au deuxième niveau de représentation (modèle avec retards temporels), il faut également tenir compte du fait que le retard du décodeur est environ deux fois le retard des éléments logiques simples pour le code d'entrée et environ une fois et demi pour les entrées stroboscopiques. C'est-à-dire que si vous essayez de remplacer le décodeur par un circuit basé sur des éléments logiques, un tel décodeur s'avérera plus lent. Les valeurs exactes des délais doivent être consultées dans les ouvrages de référence.

Riz. 5.7. Indication de position sur décodeur avec sorties OK

Les décodeurs avec sorties de type OK (ID5, ID10) sont pratiques à utiliser dans les circuits d'indication de position sur LED. En figue. 5.7 montre un exemple d'une telle indication sur le microcircuit ID5, qui représente deux décodeurs 2-4 avec des entrées combinées pour fournir le code et des flashs, ce qui facilite la construction d'un décodeur 3-8. Dans ce cas, le bit le plus significatif du code sélectionne l'un des décodeurs 2-4 (zéro correspond au décodeur supérieur selon le schéma, et un correspond au décodeur inférieur). C'est-à-dire que dans ce cas, le nombre de la LED allumée est égal au code d'entrée du décodeur. Cette indication est appelée indication de position.

Riz. 5.8. Combinaison des sorties du décodeur avec OK

Les sorties des microcircuits du décodeur avec OK peuvent être combinées entre elles pour implémenter un OU câblé (Fig.5.8). La sortie combinée sera zéro lorsqu'au moins une des sorties est zéro. Avec une augmentation pas à pas uniforme du code d'entrée (par exemple, à l'aide d'un compteur), une telle solution permet de former des séquences assez complexes de signaux de sortie. Certes, chaque sortie du décodeur peut être utilisée pour obtenir un seul signal de sortie. Cela limite les possibilités de tels régimes.

Les brouilleurs sont utilisés beaucoup moins fréquemment que les décrypteurs. Cela est dû à un domaine plus spécifique de leur application. Le choix des puces d'encodeur en série standard est également nettement plus restreint. Dans les séries domestiques, les encodeurs ont les lettres IV dans le nom.

En figue. 5.9 montre, par exemple, deux microcircuits de codeurs IV1 et IV3. Le premier a 8 entrées et 3 sorties (encodeur 8-3) et le second a 9 entrées et 4 sorties (encodeur 9-4). Toutes les entrées du codeur sont inversées (les signaux d'entrée actifs sont nuls). Toutes les sorties sont également inverses, c'est-à-dire qu'un code inverse est formé. Le microcircuit IV1, en plus de 8 entrées d'information et 3 bits du code de sortie (1, 2, 4), a une entrée d'autorisation inverse -EI, une sortie d'un signe de l'arrivée de tout signal d'entrée -GS, ainsi que une sortie carry –EO, qui permet de combiner plusieurs encodeurs pour augmenter la largeur de bit...

Riz. 5.9. Chips de brouilleur

La table de vérité du codeur IV1 est donnée dans le tableau. 5.2.

Tableau 5.2. Table de vérité de l'encodeur IV1

Contributions

Les sorties

-EI

-GS

-EO

Le tableau montre qu'aux sorties du code 1, 2, 4, un code binaire inverse du numéro de ligne d'entrée est formé, auquel arrive un signal d'entrée négatif. Lorsque plusieurs signaux d'entrée arrivent simultanément, un code de sortie est généré qui correspond à l'entrée avec le numéro le plus élevé, c'est-à-dire que les entrées les plus élevées ont la priorité sur les plus basses. Par conséquent, un tel brouilleur est appelé prioritaire. En l'absence de signaux d'entrée (deuxième ligne du tableau), le code de sortie est généré 111. Un seul signal –EI (première ligne) inhibe le fonctionnement du codeur (tous les signaux de sortie sont mis à un). La sortie -GS génère zéro lorsqu'un signal d'entrée quelconque arrive, ce qui permet notamment de distinguer la situation d'arrivée d'un signal d'entrée nul de la situation d'absence de signaux d'entrée. La sortie -EO devient active (zéro) lorsqu'il n'y a pas de signaux d'entrée, mais l'encodeur est activé par le signal -EI.

L'application standard des brouilleurs est de réduire le nombre de signaux. Par exemple, dans le cas du codeur IV1, les informations concernant huit signaux d'entrée sont transformées en trois signaux de sortie. Ceci est très pratique, par exemple, lors de la transmission de signaux sur de longues distances. Cependant, les signaux d'entrée ne doivent pas arriver en même temps. En figue. 5.10 montre un schéma standard pour la mise sous tension du codeur et des chronogrammes de son fonctionnement.

Riz. 5.10. Activation standard de l'encodeur

L'inversion du code de sortie conduit au fait que lorsqu'un signal d'entrée nul arrive en sortie, ce n'est pas un code zéro qui se forme, mais un code 111, c'est-à-dire 7. De la même manière, lorsque, par exemple, la troisième entrée le signal arrive à la sortie, un code 100 est formé, c'est-à-dire 4, et lorsque le cinquième signal de sortie arrive - code 010, c'est-à-dire 2.

La présence d'entrées EI et EO pour les encodeurs permet d'augmenter le nombre d'entrées et de bits de l'encodeur, bien qu'avec l'aide d'éléments supplémentaires en sortie. En figue. 5.11 montre un exemple de construction du codeur 16-4 sur deux microcircuits de codeurs IV1 et trois éléments 2I-NOT (LA3).

Riz. 5.11. Scrambler 16-4 sur deux brouilleurs 8-3

Des changements simultanés ou quasi simultanés des signaux à l'entrée du codeur entraînent l'apparition de périodes d'incertitude aux sorties. Le code de sortie peut prendre pendant un court instant une valeur qui ne correspond à aucun des signaux d'entrée. Par conséquent, dans les cas où les signaux d'entrée peuvent arriver en même temps, il est nécessaire de synchroniser le code de sortie, par exemple, en utilisant le signal de validation EI, qui ne devrait arriver que lorsque l'état d'incertitude est déjà terminé.

La latence du codeur de l'entrée à la sortie du code est approximativement une fois et demie le retard de l'élément logique, et le retard à la sortie GS est approximativement deux fois plus long. Les valeurs exactes des retards des microcircuits doivent être consultées dans les ouvrages de référence.