Séria dekodérov kmop (kmdp). Stručné teoretické informácie

Spomedzi integrovaných obvodov kombinovaného typu sú v sérii uvažovanej mikroobvodov K165ID1, K155IDZ a KL55ID4 zastúpené najpoužívanejšie dekodéry.

Dekodér K155IDZ (obr. 16) má štyri adresové vstupy 1, 2, 4, 8, dva hradlové vstupy A1 a A2 a šestnásť východov 0 - 15. Ak majú obidva vstupy hradiel logickú úroveň 0, potom na výstupoch, ktorých počet zodpovedá binárnemu ekvivalentu vstupného kódu (vstup 1 je najmenej významný bit, vstup 8 - senior), bude logická úroveň 0, na ostatných výstupoch - logická 1. Ak je aspoň jeden zo strobovacích vstupov Al a A2 logická úroveň 1, potom bez ohľadu na stavy vstupov na všetkých výstupoch IC sa vytvorí logická 1.

Prítomnosť dvoch hradlových vstupov výrazne rozširuje možnosti použitia IC. Z dvoch mikroobvodov K155IDZ, doplnených jedným invertorom TTL, je možné zostaviť dekodér pre 32 výstupov (obr. 17), dekodér pre 64 výstupov je zostavený zo štyroch integrovaných obvodov K155IDZ a dvoch meničov (obr. 18), a 256 výstupov zo 17 integrovaných obvodov K165IDZ (obr. 19).

Ryža. 16. Závery IC K155IDZ Obr. 17. Dekodér pre 32 výstupov

Integrovaný mikroobvod K155ID4 (obr. 20) obsahuje dva dekodéry pre štyri výstupy, každý s kombinovanými adresnými vstupmi a oddelenými strobovacími vstupmi. Úroveň logickej 0 na výstupoch prvého (podľa schémy najvyššieho) dekodéra sa vytvorí (podobne ako K155IDZ) iba vtedy, ak je na oboch strobovacích vstupoch úroveň logickej 0. Na druhej strane - logická 0 (výstup 2). Táto štruktúra IS vám umožňuje využiť ho v rôznych možnostiach zaradenia. Na základe IC K155ID4 je možné postaviť najmä dekodéry s ôsmimi výstupmi so strobovacím vstupom (obr. 21) a 16 výstupmi (obr. 22). Na deviatich integrovaných obvodoch K155ID4 môžete zostaviť dekodér pre 64 výstupov podľa schémy podobnej na obr. 19. Ak je mikroobvod K155ID4 doplnený tromi prvkami 2I - NOT, môžete získať dekodér pre 10 výstupov (obr. 23).

Ryža. 18. Dekodér pre 64 výstupov

Opísané binárne dekodéry sú úplné: akýkoľvek stav vstupov j adresy zodpovedá nulovému stavu nejakého jedného výstupu j. V niektorých prípadoch, napríklad pri binárno-desatinnom vyjadrení čísel, je vhodné použiť neúplné dekodéry, v ktorých je počet výstupov menší ako počet možných stavov adresných vstupov. BCD dekodér obsahuje najmä desať výstupov a najmenej štyri vstupy. Na základe kompletného dekodéra je vždy možné postaviť neúplný pre menší počet vstupov.

Vzhľadom na široké využitie binárno-desatinných dekodérov v zobrazovacích zariadeniach však séria K.155 obsahuje binárno-desatinný dekodér K155ID1 s vysokonapäťovým výstupom (obr. 24). Dekodér má štyri vstupy, ktoré je možné pripojiť k výstupom akéhokoľvek zdroja kódu 1 - 2 - 4 - 8, a desať výstupov, ktoré je možné pripojiť ku katódam digitálneho alebo znakového indikátora s plynovou výbojkou, ktorého anóda je pripojená cez odpor 22 - 91 kΩ do plusu konštantného zdroja alebo zvlneného napätia 200 - 300 V.

Ryža. 19. Dekodér pre 256 výstupov

Ryža. 20. Obvod IC K155ID4

Ryža. 21. Dekodér pre 8 výstupov so strobovaním

Ryža. 22. Dekodér pre 16 výstupov

Ryža. 23. Dekodér pre 10 výstupov

Ryža. 24. Závery IC K155ID1

Ak sa chcete pripojiť k IC K155IE4, zaradenému do režimu delenia 10 s kódom 1 - 1 - 4 - 6 diagram je znázornený na obr. 25.

Na pripojenie IC K155ID1 k výstupom dekády na K155TM2 IC (pozri obr. 5) je potrebný ďalší prvok I, ktorým môžu byť akékoľvek dve nízkoenergetické diódy (obr. 26) alebo 1/4 K155LI1 integrovaný mikroobvod.

Pri pripájaní integrovaného obvodu K155ID1 na vstupy iných integrovaných obvodov TTL radu K155 je potrebné prijať ďalšie opatrenia na zosúladenie úrovní, pretože technické podmienky na integrovanom obvode K155ID1 zaručujú výstupné napätie v stave logickej 0 maximálne 2,5 V, čo prekračuje prah spínania TTL IC, čo je asi il, 3 V. V praxi môže byť výstupné napätie IC K155ID1 v stave 0 o niečo vyššie alebo nižšie ako prah prepínania, kvôli spoľahlivej prevádzke IC záťaži, do záporného napájacieho obvodu tohto mikroobvodu by mala byť zahrnutá kremíková dióda. Takéto začlenenie zvýši prah spínania IC na približne 2 V, čo zabezpečí jeho koordináciu s dekodérom K155ID1. Navyše to zvýši výstupnú úroveň logiky 0 mikroobvodu na asi 0,9 V, čo je celkom dosť na normálnu prevádzku nasledujúcich integrovaných obvodov.

Na obr. 27 ukazuje diagram deliča frekvencie na 10 s, prepínateľného v pracovnom cykle 10 - 1,1 výstupných impulzov, ilustrujúci vyššie popísané pravidlá pre párovanie dekodéra K.155ID1 s integrovanými obvodmi TTL.

Na prepínanie binárnych signálov sa používajú takzvané multiplexory, prezentované v sérii K155 integrovanými obvodmi K155KP1, K155KP2, K155KP5 a K155KTG7.

Multiplexor K165KP7 má osem informačných vstupov (DO - D7), tri vstupy adresy (1, 2, 4) a vstup hradla A(obr. 28). Mikroobvod má dva výstupy - priamy a inverzný. Ak je vstup hradla logický 1, priamy výstup je 0 bez ohľadu na signály na iných vstupoch. Ak je vstup hradla integrovaného obvodu logický 0, signál na priamom výstupe opakuje signál na vstupe, ktorého počet sa zhoduje s binárnym ekvivalentom kódu na vstupoch 1, 2, 4 multiplexora. Na inverznom výstupe je signál vždy mimo fázy so signálom na priamom výstupe.

Prítomnosť hradlového vstupu umožňuje jednoduchým spôsobom vybudovať multiplexory pre väčší počet vstupov. Na obr. 29 ukazuje diagram multiplexora pre 16 vstupov, obr. 30 - 64.

Multiplexor K155KP5 (obr. 31), na rozdiel od K155KP7, má iba inverzný výstup a nemá žiadny hradlový vstup.

Integrovaný mikroobvod K155KP1 (obr. 32) obsahuje štyri adresové vstupy 1, 2, 4, S, 16 informačných vstupov ROBIŤ - D15 a vstup hradla A. Výstup tohto mikroobvodu je iba inverzný. Všetky vlastnosti a metódy zaradenia o je rovnaký ako u K156KP2.

Integrovaný mikroobvod K155KP2 (obr. 33) obsahuje dva multiplexory pre štyri informačné vstupy D0 - D3 so samostatnými strobovacími vstupmi, kombinovanými adresnými vstupmi a priamymi výstupmi.

Ryža. 27. Deliteľ frekvencie o 10 s prepínateľným pracovným cyklom

Ryža. 28. Závery IS K155KP7

Ryža. 29. Multiplexor pre 16 vstupov

Ryža. 30. 64-vstupový multiplexor Obr. 31. Závery IS K155KP5

Ryža. 32. Závery I S K155KP1 Obr. 33. Obvod IC K155KP2 Obr. 34. Závery IS K155LP5

Ako viete, hlavnou operáciou vykonávanou v digitálnych počítačoch je sčítanie. Všetky ostatné aritmetické operácie - odčítanie, násobenie, delenie - sa redukujú na sčítanie. Operácia sčítania binárnych čísel sa vykonáva pomocou sčítačov a polovičných sčítačov.

Integrovaný obvod radu K155 obsahuje dva typy polovodičov - K155LP5 a K155IP2.

V IC K155LP5 (obr. 34) sú štyri nezávislé polovičné adéry (ostatné názvy sú modulo two adder, Exclusive OR element). Každý z týchto prvkov funguje nasledovne. Ak na oboch vstupoch prvku napr 1 a 2, úroveň logickej 0 - logická 0 na výstupe 3. Ak je jeden zo vstupov logický 0, na druhom logický 1, na výstupe - 1,. ak sú oba vstupy 1, výstup je 0.

Ryža. 35. Obvod IC K155IP2

Štruktúra IS KD55IP2 (obr. 35) obsahuje sčítač ôsmich vstupov podľa určeného modulu 2 SM2, striedač a dva logické prvky A - ALEBO - NIE;.

Osmivstupový sčítací modul 2 funguje podobne ako dvojvstupový: ak jeho vstupy majú párny počet signálov s logickou úrovňou 1, výstup je logický 0, ak je počet jednotiek na vstupoch nepárny, pri výstup 1. Zostávajúce prvky integrovaného obvodu vám umožňujú kombinovať integrované obvody navzájom, aby sa zvýšil počet vstupov ... Keď sa na vstup 3 použije úroveň logickej 1, na vstup sa použije logická 0 4, výstupná úroveň 5 bude zodpovedať výstupnej úrovni sčítačky SM2, pri východe 6 - jeho inverzia. Úroveň bielej pri (vstupy 3 a 4 reverzné, výstupné úrovne 5 a 6 sa tiež obráti.

Pripomeňme si hlavné vlastnosti binárnych sčítačov. Každý bit binárnej sčítačky (niekedy sa nazýva úplný sčítač) má tri vstupy - dva vstupy L a B pre výrazy, vstup prenosového signálu z predchádzajúceho bitu S a dva výstupy - súčet S a prenosového signálu R. do ďalšej kategórie. Práca sčítača je znázornená v tabuľke. 3. Vstupy A, B, C, vo všeobecnosti sú si rovní. Súčet signálu S nadobúda logickú hodnotu, 1 pre nepárny počet jednotiek na vstupoch A, B. a C a logická 0 pre párne, ako v polovičných sčítačoch diskutovaných vyššie. Nosný signál R. sa rovná logickej 1, keď sa počet jednotiek na vstupoch rovná 2 alebo 3. Zaujímavá vlastnosť tabuľky. 3 je jej symetria: nahradenie 0 číslom 1 a naopak neporušuje jej pravdu. Táto vlastnosť sa používa na zjednodušenie obvodov sčítača.

Tabuľka 3

Vstupy	Výstupy	Vstupy	Výstupy
L	v	s	S	R.	A	v	s	S	R.

Integrované mikroobvody KD55IM1, K155IM2 a K155IMZ-jednobitové, dvojbitové a štvorbitové plné sčítačky. Na obr. 36 zobrazuje diagram IC K.155IM1. Je založený na dvoch prvkoch s viacerými vstupmi A - ALEBO - NIE. Na výstupe je generovaný prenosový signál (inverzný) R, ak existujú najmenej dva vstupy sčítačky, logická úroveň 1. Ak A = B = 1, zapne sa dolný prvok AND DD6, keby A-С - 1, stredný prvok je zapnutý DDI, keď B = C = 1, horný prvok je zapnutý. Prenosový signál sa vytvára, samozrejme, a pri A = B = C = 1. Súčetový signál sa generuje, ak A = B = C = 1 a dolná logická brána sa zapne H-DD5. Súčetový signál sa vytvorí aj v prípade, ak je na vstupoch A, B, C najmenej jedna jednotka a na prenosovom výstupe nie je žiadny signál (P =! L, jeden z troch horných prvkov AND DD5). Pretože prenosový signál je generovaný, keď sú medzi vstupnými signálmi dva alebo tri, druhý prípad generovania súčtového signálu zodpovedá jednému a iba jednému zo vstupných signálov. Ak na všetkých vstupoch nie sú žiadne signály (A = B = C = 0), potom chýbajú aj výstupné signály: S = 0, P = 0 (P = 0).

Vstupné signály A a B. je možné napájať nielen priamym kódom (vstupy 8 a 9 pre, 12 a 13 pre B), ale aj inverzne (vstupy 11 pre A a 2 pre V). Pri použití obrátených vstupných signálov vstupy 8, 9, 12 a 13 by mali byť pripojené k spoločnému vodiču a pri použití priamych signálov zapojte vodiče v pároch 10 a 11, 1 a 2.

Prvky DD1 a DD2 mikroobvody majú výstup s otvoreným kolektorom, takže závery 10 a 1 môžu byť použité buď ako výstupy prvkov DD1 a DD2, alebo ako vstupy transformujúce prvky DD1 a DD2 zadajte A - NIE do prvkov A - ALEBO - NIE pripojením výstupov IC K155LA8 k týmto kolíkom. Každopádne pomocou záverov 10 a 1 medzi nimi a plusom napájacieho zdroja je potrebné zahrnúť odpory 1 - 2 kOhm.

Ryža. 36. Obvod IC K155IM1

Ryža. 37. Schéma zapojenia integrovaných obvodov K155IM1 v dvojcifernom sčítači

Ryža. 38. Závery IC K155IM2 Obr. 39. Závery IS K155IMZ

Pri pripájaní IC K155IM1 k viacbitovému sčítači (obr. 37) sa používa vyššie opísaná vlastnosť symetrie úplného sčítača s ohľadom na nahradenie vstupných a výstupných signálov inverznými. V prvom bite sú vstupné signály privádzané do priamych vstupov IC DD1, súčet výstupného signálu je prevzatý z priameho výstupu S, prenosový signál je prevzatý z jediného (inverzného) výstupu P. Do druhého bitu sčítačky sú vstupné signály A a B privádzané do inverzných vstupov, do priameho vstup S signál inverzného prenosu je dodávaný z prvého bitu, výstupný priamy signál súčtu je vytvorený na inverznom výstupe 5, výstupný signál priameho prenosu je vytvorený na inverznom výstupe R. Tretí bit sčítačky funguje rovnako ako prvý, štvrtý - ako druhý atď.

Také striedanie prevádzkového režimu jednobitových sčítačov poskytuje minimálne oneskorenie šírenia signálu v najdlhšom reťazci - v reťazci tvorby prenosového signálu.

Integrovaný mikroobvod K155IM2 (str. 38) je kombináciou dvoch mikroobvodov K155IM1, spojených podľa obr. 37 s nepoužívanými striedačmi vylúčenými. Integrovaný mikroobvod K155IMZ (obr. 39) zodpovedá dvom mikroobvodom K155IM2, v ktorých je výstup: prenosový výstup prvého IC je pripojený k vstupu S druhý.

3. Funkčný diagram, konvenčné grafické označenie a pravdivostná tabuľka kompletného dekodéra pre 3 vstupy.

4. Lineárne dekodéry: spínacia funkcia, UGO a obvod.

5. Pyramidálne dekodéry: spínacia funkcia, UGO a obvod.

6. Viacstupňové obdĺžnikové dekodéry: funkcia prepínania, UGO a obvod.

7. Taktované a integrované dekodéry.

Dekodér je kombinovaná operačná jednotka, ktorá na jednom zo svojich výstupov prevádza vstupné slovo na signál.

Dekodér je teda uzol, v ktorom každá kombinácia vstupných signálov zodpovedá prítomnosti signálu na jednom z výstupov.

Obrázok 4 zobrazuje funkčný diagram dekodéra s n vstupmi a 2 n -1 výstupmi.

Technika syntézy dekodéra

Prevádzkové podmienky dekodéra pre dva vstupy môžu byť reprezentované tabuľkou pravdy (tabuľka 3). Počet výstupov takéhoto dekodéra je m = 2 2 = 4.

Tabuľka 3

Pravdivá tabuľka dekodéra 2 × 4

Vstupy		Výstupy

Spínacie funkcie pre výstupy dekodéra podľa tejto pravdivostnej tabuľky budú zapísané nasledovne:

Transformujeme výrazy (4) na implementáciu v základe NAND:

Konvenčné obrázky dekodéra použité pri konštrukcii funkčných diagramov sú znázornené na obr. 7, kde a je všeobecné označenie dekodéra; b - označenie maticového dekodéra. Vstupy dekodéra sú označené desatinnými číslami predstavujúcimi binárne váhy, výstupy - desatinnými obrázkami zodpovedajúcich kombinácií kódov.

Označenie dekodérov: 155 ID 1, 555ID 6 atď.

3. Analýza operácie scramblera

Účel a princíp činnosti kodérov.

Posúdenie problému sa uskutoční pohovorom so študentmi zo sedadiel a pri tabuli v súlade s týmto plánom:

Vymenovanie

Pravdivá tabuľka

Metódy syntézy obvodov

Príklady najjednoduchších schém

Otázky adresované stážistom

Miešače:

1. Účel, logika fungovania a klasifikácia scramblerov.

2. Funkčný diagram, konvenčné grafické označenie a pravdivostná tabuľka kodéra pre n vstupov.

3. Funkčný diagram, konvenčné grafické označenie a pravdivostná tabuľka kodéra pre 4 vstupy.

4. Syntéza scramblerov v rôznych bázach.

5. Zásady budovania prioritných šifrátorov.

Scrambler je funkčnou jednotkou digitálneho počítača a je navrhnutý tak, aby konvertoval unitárny kód (kód, v ktorom iba jedna premenná má jednu hodnotu) na určitý (binárny) pozičný kód.

Inými slovami, scrambler vykonáva funkcie opačné k funkciám dešifrovača.

Kompletný kodér má 2 m vstupy a m výstupy. V tomto prípade, ak je na jeden zo vstupných obvodov kodéra aplikovaný vstupný signál, potom sa na jeho výstupoch vytvorí slovo zodpovedajúce počtu excitovaného obvodu.

Syntéza ekvivalentného kodéra

Nech m = 2, potom je počet vstupov kodéra štyri. Operačná tabuľka takého kodéra bude vyzerať nasledovne (tabuľka 4).

Tabuľka 4

Tabuľka stavu kodéra 4 × 2

Vstupy				Výstupy
X 0	X 1	X 2	X 3	Y 0	Y 1


					Ryža. 8b. 4-vstupový kodér založený na prvkoch NAND

Prioritná syntéza scramblera

Zvážte princíp činnosti kodéra „4 × 2 ".

Tabuľka pravdy pre tento kodér je uvedená v tabuľke. 5. Z tabuľky je zrejmé, že pri konštrukcii kodéra priority sa používajú sady 1, 2, 4 a 8, pre ostatné sady funkcia nadobúda indiferentnú hodnotu - F.

Šifrovania / dekodéry

Scrambleri.

Kodér (tiež nazývaný kodér) je zariadenie, ktoré prevádza desatinné čísla na sústavu binárnych čísel. Nechajte kodér mať m vstupov číslovaných postupne s desatinnými číslami (0, 1, 2, 3, ..., m - 1), a n výstupov. Použitím signálu na jeden zo vstupov sa na výstupoch objaví n-bitové binárne číslo zodpovedajúce počtu excitovaného vstupu.

obr. 5.17

obr. 5.18

Je zrejmé, že je ťažké zostaviť šifrovacie zariadenia s veľmi veľkým počtom vstupov m, takže sa používajú na prevod relatívne malých desatinných čísel na binárne čísla. Konverzia veľkých desatinných čísel sa vykonáva metódami uvedenými v referenčnej knihe „Číselné sústavy“

Scramblery sú široko používané v rôznych zariadeniach na zadávanie informácií do digitálnych systémov. Také zariadenia môžu byť vybavené klávesnicou, ktorej každé tlačidlo je priradené k určitému vstupu kodéra. Po stlačení vybraného klávesu sa signál odošle na konkrétny vstup kodéra a na jeho výstupe sa zobrazí binárne číslo zodpovedajúce znaku vyrytému na kľúči.

Tabuľka 5.5
Desatinné číslo	Binárny kód 8421
Desatinné číslo	x 8	x 4	x 2	x 1

Tabuľka 5.6
Zadajte kód 8421				Číslo východ
x 8	x 4	x 2	x 1	Číslo východ

Na obr. 5.17 zobrazuje symbolický obrázok kodéra, ktorý prevádza desatinné čísla 0, 1, 2, ..., 9 na binárne zobrazenie v kóde 8421. Symbol CD je vytvorený z písmen zahrnutých v anglickom slove CODER. Vľavo je zobrazených 10 vstupov označených desatinnými číslami 0, 1, ..., 9. Vpravo sú zobrazené výstupy kodéra: čísla 1, 2, 4, 8 označujú hmotnostné koeficienty binárnej číslice zodpovedajúce jednotlivým výstupom.

Od stola. 5.5 Zhoda medzi desatinnými a binárnymi kódmi vyplýva, že premenná x 1 na výstupnej zbernici 1 má úroveň denníka. 1, ak jedna zo vstupných premenných y 1, y 3, y 5, y 7, y 9 má túto úroveň. Preto x 1 = y l / y 3 / y 5 / y 7 / y 9.

Pre ostatné výstupy x 2 = y 2 / r 3 / r 6 r. 7; x 4 = y 4 / r 5 / r 6 r. 7; x 8 = y 8 r. 9.

Tento systém logických výrazov zodpovedá obvodu na obr. 5.18, a. Na obr. 5.18, b ukazuje schému kodéra na prvkoch OR-NOT.

Kódovač je zostavený podľa nasledujúcich výrazov:

V tomto prípade má kodér inverzné výstupy.

Pri spustení kodéra na prvkoch AND-NOT by sa mal použiť nasledujúci systém logických výrazov:

V tomto prípade je zaistená dodávka inverzných hodnôt na vstupy, to znamená, že na získanie binárnej reprezentácie určitej desatinnej číslice na výstupe je potrebné predložiť protokol na zodpovedajúci vstup. 0 a k ďalším vstupom - log 1. Obvod kodéra vyrobený na prvkoch NAND je znázornený na obr. 5,18, c.

Opísanú metódu je možné použiť na stavbu šifrátorov, ktoré prevádzajú desatinné čísla na binárne reprezentácie pomocou ľubovoľného binárneho kódu,

Dekodéry.

Dekodéry (nazývané tiež dekodéry) sa používajú na prevod binárnych čísel späť na malé desatinné čísla. Vstupy dekodéra sú určené na dodávanie binárnych čísel, výstupy sú číslované postupne desatinnými číslami. Keď je na vstupy aplikované binárne číslo, na určitom výstupe sa objaví signál, ktorého počet zodpovedá vstupnému číslu.

Dekodéry sú široko používané. Používajú sa predovšetkým v zariadeniach, ktoré tlačia čísla alebo textový výstup z digitálneho zariadenia na papier. V takýchto zariadeniach binárne číslo vstupujúce na vstup dekodéra spôsobuje, že sa na určitom výstupe objaví signál. Tento signál vytlačí znak zodpovedajúci vstupnému binárnemu číslu.

Na obr. 5.19 a je zobrazený symbolický obraz dekodéra. Symbol DC je vytvorený z písmen anglického slova DECODER. Vľavo sú vstupy označené váhami binárneho kódu. Vpravo - výstupy očíslované desatinnými číslami zodpovedajúce jednotlivým kombináciám vstupného binárneho kódu. Na každom výstupe sa vytvorí úroveň denníka. 1 s prísne definovanou kombináciou vstupného kódu.

Dekodér môže mať vstupy do parafázy na napájanie spolu so vstupnými premennými ich inverzií, ako je znázornené na obr. 5,19, b.

Podľa metódy konštrukcie sa rozlišujú lineárne a obdĺžnikové dekodéry.

Lineárny dekodér.

Zvážte konštrukciu dekodéra, ktorý vykonáva transformáciu uvedenú v tabuľke. 5.6.


(5.22)	(5.23)

Hodnoty výstupných premenných sú určené nasledujúcimi logickými výrazmi:

V lineárnom dekodéri sú výstupné premenné formované podľa (5.22) alebo (5.23). Pri vykonávaní dekodéra na prvkoch A NEPOUŽÍVAJTE (5.23) príjem inverzie výstupných funkcií. V tomto prípade bude každá kombinácia vstupného kódu zodpovedať úrovni denníka. 0 na prísne definovanom výstupe, zostávajúce výstupy sú nastavené na úroveň denníka. 1. Na obr. 5.20 ukazuje štruktúru dekodéra postaveného na prvkoch NAND a jeho zastúpenie v obvodoch. Štruktúra má vlastnosti typické pre integrované dekodéry:

na zníženie počtu vstupov sa tvorba inverzií vstupných premenných vykonáva v samotnom dekodéri;

obr. 5.20

Obrázok 5.21

ďalšie meniče pripojené priamo na vstupy znižujú zaťaženie dekodéra na jeho vstupných obvodoch.

Z dvoch diskutovaných dekodérov s 10 výstupmi je možné zostaviť 16-výstupný dekodér na dekódovanie všetkých možných kombinácií štvorbitového binárneho kódu 8421. Na obr. 5.21 ukazuje štruktúru takého dekodéra. Každý z dekodérov používa 8 výstupov, ktoré tvoria požadovaných 16 výstupov (y 0, y 1, ..., y 15).

ryža 5,22

Obdĺžnikový dekodér.

Uvažujme o princípe konštrukcie obdĺžnikového dekodéra pomocou príkladu dekodéra so 4 vstupmi a 16 výstupmi.

Rozdeľme vstupné premenné x 8, x 4, x 2, x 1 do dvoch skupín po dvoch premenných: x 8, x 4 a x 2, x 1. Každý pár premenných používame ako vstupné premenné samostatného lineárneho dekodéra pre štyri výstupy, ako je znázornené na obr. 5,22, a. Výstupné premenné lineárnych dekodérov sú definované nasledujúcimi logickými výrazmi:

Tieto dekodéry vykonávajú funkcie prvého stupňa dekodéra.

Výstupné premenné y 0, y 1, ..., y 15 pravouhlého dekodéra môžu byť reprezentované logickými výrazmi pomocou výstupných premenných y "0, ..., y" 3 a y "" 0, ..., y "" 3 -riadkové dekodéry:

Tieto logické operácie sa vykonávajú v samostatnom dekodéri druhého stupňa, nazývanom matica, a pozostávajúcom z dvoch vstupných prvkov. Na obr. 5.22, b ukazuje konvenčný obraz maticového dekodéra, kde sa na pripojenie k výstupom dvoch predbežných fáz dešifrovania používajú dve skupiny vstupov označené desatinnými číslami. Na obr. 5.22, je prezentovaná štruktúra obdĺžnikového dekodéra využívajúca symboly lineárnych a maticových dekodérov.

Je možné zostrojiť obdĺžnikové dekodéry s viac ako dvoma krokmi.

Použitie obdĺžnikového dekodéra sa môže ukázať ako výhodnejšie ako použitie lineárneho dekodéra v prípadoch, keď je počet vstupov veľký a použitie prvkov s veľkým počtom vstupov potrebných na zostavenie lineárneho dekodéra je nežiaduce. Prechod signálov postupne cez niekoľko stupňov v obdĺžnikovom dekodéri však vedie k dlhšiemu oneskoreniu šírenia signálu v ňom.

Tabuľka 5.7
Kód 8421				Kód 2421
x 4	x 3	x 2	x 1	y 4	y 3	y 2	y 1

Prevodníky kódu

V digitálnych zariadeniach je často potrebné prevádzať číselné informácie z jedného binárneho systému do druhého (z jedného binárneho kódu do druhého). Príkladom takejto konverzie je prevod čísel z binárneho kódu 8421, v ktorom sa vykonávajú aritmetické operácie, na binárny kód 2 z 5 na prenos cez komunikačnú linku. Túto úlohu vykonávajú zariadenia nazývané prevodníky kódu. Na prevod kódov môžete použiť dve metódy:

na základe prevodu pôvodného binárneho kódu na desatinné miesto a následného prevodu desatinného zastúpenia na požadovaný binárny kód;

založené na použití logického zariadenia kombinačného typu, ktoré priamo implementuje túto transformáciu.

Prvý spôsob je štrukturálne implementovaný prepojením dekodéra a kodéra a je vhodný v prípadoch, keď je možné použiť štandardné dekodéry a kodéry v integrálnom dizajne.

Uvažujme o druhej metóde podrobnejšie pomocou konkrétnych príkladov prevodu binárnych kódov.

Transformácia kód 8421 v kód 2421.

Označme premenné zodpovedajúce jednotlivcom, bity kódu 8421, x 4, x 3, x 2, x 1, rovnaké pre kód 2421 y 4, y 3, y 2, y 1. Tabuľka 5.7 ukazuje súlad kombinácií oboch kódov.

Každá z premenných y 4, y 3, y 2, y 1 môže byť považovaná za funkciu argumentov x 4, x 3, x 2, x 1, a preto môže byť prostredníctvom týchto argumentov reprezentovaná zodpovedajúcim logickým výrazom. Aby sme získali tieto logické výrazy, reprezentujeme premenné y 4, y 3, y 2, y 1 s pravdivostnými tabuľkami vo forme Weichovej tabuľky (obrázok 5.24.1).


ryža 5,23	ryža 5,24

ryža 5.24.1

Zoberme si minimálnu formu logických výrazov, reprezentovanú operáciami AND, OR, NOT a operáciou AND-NOT:

Na obr. 5.23 ukazuje logickú štruktúru prevodníka kódu, postavenú na prvkoch A-NIE pomocou získaných logických výrazov.

Transformácia kód 2421 v kód 8421.

Na implementáciu tejto transformácie (inverznej k tej, o ktorej sa uvažuje vyššie) je potrebné získať logické výrazy pre premenné x 4, x 3, x 2, x 1 pomocou premenných y 4, y 3, y 2, y 1 ako argumenty.

ryža 5.24.2

Weichove tabuľky pre premenné x 4, x 3, x 2, x 1 sú znázornené na obr. 5.24.2. Logické výrazy pre premenné x 4, x 3, x 2, x 1:

Logická štruktúra prevodníka je znázornená na obr. 5.24.

Konvertor pre digitálnu indikáciu.

Jeden zo spôsobov digitálnej indikácie je nasledujúci.

Tabuľka 5.10
Desatinné číslo	Binárny kód 8421				Stav prvkov (z 1, ..., z 7) a hodnota vládnucich signály (y 1, ..., y 7)
	x 4	x 3	x 2	x 1	1	2	3	4	5	6	7
	x 4	x 3	x 2	x 1	y 1	y 2	y 3	y 4	r 5	r 6	r 7

Existuje sedem prvkov usporiadaných podľa obr. 5,25, a. Každý prvok môže byť osvetlený alebo nie, v závislosti od hodnoty zodpovedajúcej logickej premennej, ktorá riadi jeho žiaru. Spôsobením toho, že prvky v určitých kombináciách žiaria, môžete získať obraz desatinných číslic 0, 1, 9 (obr. 5.25.b).

Desatinné číslice, ktoré sa majú zobrazovať, sú zvyčajne uvedené v binárnom kóde. To vyvoláva problém vytvárania logických premenných y 1, y 2, ..., y 7 na ovládanie jednotlivých prvkov v zobrazovacom zariadení. Tabuľka pravdy pre tieto premenné je uvedená v tabuľke 5.10.

ryža 5,25

Pri vytváraní tabuľky boli akceptované nasledujúce podmienky: ak je indikátorový prvok zapnutý, znamená to, že je v stave denníka. 1, ak je zrušený, potom je v stave denníka. 0; prvok je ovládaný tak, že protokol vysokej úrovne. 1 na niektorom vstupe indikátora spôsobí, že zodpovedajúci prvok zhasne (tj. Aby i-tý prvok zhasol a zi = 0, je potrebné poslať riadiaci signál yi = l na 1. vstup indikátor). Teda y i = i. Napríklad na zvýraznenie čísla 0 je potrebné zhasnúť 7. prvok (z 7 = 0), pričom zostávajúce prvky zostanú v žiariacom stave; preto v tomto prípade riadiaci signál y 7 = l, zvyšok riadiacich signálov y l, ..., y 6 musí mať log úroveň. 0.

ryža 5,26

Tvorbu riadiacich signálov vykonáva logické zariadenie, na syntézu ktorého na obr. 5.26 Tabuľky pravdy sú zostavené vo forme Weichových tabuliek oddelene pre každú premennú y l, ..., y 7. Syntetizované zariadenie je zariadenie s niekoľkými výstupmi a na získanie minimálneho obvodu je potrebné vo Weichových tabuľkách zostrojiť minimálny počet oblastí poskytujúcich pokrytie buniek obsahujúcich 1 vo všetkých siedmich tabuľkách. Konštrukcia týchto oblastí má nasledujúce vlastnosti. V tabuľkách premenných pre 5 a y 6 sa používajú oblasti 1 a V, ktoré sa používajú v tabuľkách pre iné premenné. Ak namiesto týchto oblastí v tabuľkách premenných y 5 a y 6 postavíme oblasti s veľkým pokrytím buniek, spôsobí to zvýšenie celkového počtu regiónov, a teda zvýšenie počtu logických prvkov potrebných na tvoria logické výrazy, ktoré im zodpovedajú. Vybraté oblasti zodpovedajú nasledujúcim logickým výrazom:

Teraz je ľahké písať logické výrazy pre výstupné hodnoty y l, ..., y 7:

Obvod prevodníka skonštruovaný v súlade s týmito výrazmi je znázornený na obr. 5,25, c.

Tabuľka 5.12
Typ logického prvku	Počet prvkov v prípade mikroobvodu	Počet prvkov v prevodníku	Počet prípadov mikroobvodu
Meniče
Prvky NAND s dvoma vstupmi
Tri vstupné prvky NAND
Štyri vstupné prvky NAND
Celkový počet prípadov mikroobvodu			5 5 / 12

Určme počet mikroobvodov potrebných na zostavenie prevodníka. V tomto prípade je potrebné mať na pamäti, že v prípade priemyselných mikroobvodov môže byť obsiahnutých niekoľko logických prvkov. Tabuľka 12 ukazuje výpočet počtu prípadov mikroobvodov.

Laboratórne práce sa vykonávajú pomocou cvičného laboratórneho stojana LESO2.

1 Účel práce

Cieľom práce je študovať princípy činnosti kombinačných obvodov: dekodér, kodér, prevodník kódu pre sedemsegmentový indikátor, multiplexor, sčítač.

2 Stručné teoretické informácie

2.1 Dekodér (dekodér)

Dekodér (dekodér) sa používa na konverziu n-bitového pozičného binárneho kódu na jeden výstupný signál na jednom z 2n výstupov. Pre každú vstupnú kombináciu signálov sa objaví jeden z výstupov 1. Na posúdenie vstupného kódového slova je teda možné použiť jeden signál na jednom z výstupov. Tabuľka pravdy pre dekodér s dvoma vstupmi je uvedená v tabuľke 2.1.

Tabuľka 2.1 - Pravdivá tabuľka dvojbitového dekodéra

x1	x2	y0	y1	y2	y3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Na zostrojenie dekodérového obvodu podľa tabuľky pravdy použijeme techniku opísanú v laboratórnej práci č. 1, vykonanej na stojane LESO2. Zariadenie by napríklad malo mať 4 výstupy. Pre každý výstup napíšte booleovský výraz. Na základe SDNF:

y0 = x1 x2

y1 = x1 x2

y2 = x1 x2

Pomocou tohto systému výrazov je ľahké zostrojiť obvod požadovaného dekodéra (obrázok 2.1).

Obrázok 2.1 - Schéma dekodéra

Bežné grafické označenie takéhoto dekodéra je znázornené na obrázku 2.2.

Obrázok 2.2 - Podmienené grafické označenie dekodéra

2.2 Kodér (kodér)

Kodér vykonáva funkciu opačnú ako dekodér (dekodér), to znamená, že prevádza nepozičný (unitárny) binárny 2n-bitový kód na n-bitový pozičný kód. Keď je na jeden zo vstupov aplikovaný jeden signál, na výstupe sa vytvorí zodpovedajúci binárny kód. Zostavme tabuľku pravdy kodéra pre n = 2.

Tabuľka 2.2 - Pravdivá tabuľka kodéra pre n = 2

x1	x2	x3	x4	y1	y0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

Syntetizujeme kodér. Za týmto účelom si napíšeme systém jeho vlastných funkcií:

y1 = x1 x2 x3 x4 + x1 x2 x3 x4

y0 = x1 x2 x3 x4 + x1 x2 x3 x4

Obrázok 2.3 - Schéma kodéra

Obrázok 2.4 - Konvenčné grafické označenie kodéra

2.3 Prevodník kódov pre sedemsegmentový indikátor

Najpoužívanejšie prevodníky kódu sú známe pre digitálne displeje. Napríklad prevodník 4-bitového pozičného binárneho kódu na desatinné číslice. Existuje sedemsegmentový indikátor a s jeho pomocou je potrebné zvýrazniť desať číslic.

Obrázok 2.5 - Sedemsegmentový indikátor

Je zrejmé, že binárny kód musí mať najmenej 4 číslice (2 ^ 4 = 16, čo je viac ako 10). Zostavme tabuľku pravdy pre činnosť takéhoto prevodníka.

Tabuľka 2.3 - Pravdivá tabuľka prevodníka

Číslo	Binárny kód 8-4-2-1				a	b	v	G	d	e	f
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Pomocou TI je ľahké zostaviť systém vlastných funkcií pre všetky výstupy, t.j. SDNF, minimalizujte ho a zostavte schematický diagram.

Obrázok 2.6 - Podmienené grafické označenie prevodníka kódu

2.4 Multiplexor

Multiplexor je zariadenie, ktoré umožňuje prepínanie jedného z 2 ^ n informačných vstupov X na jeden výstup Y pôsobením n riadiacich (adresných) signálov. Na obrázku. 2.7 ukazuje zjednodušený funkčný diagram multiplexora založený na idealizovaných elektronických kľúčoch.

Obrázok 2.7 - Schéma multiplexora na idealizovaných elektronických kľúčoch

V digitálnych obvodoch je potrebné ovládať kľúče pomocou logických úrovní. Preto je žiaduce vybrať zariadenie, ktoré by mohlo vykonávať funkcie elektronického kľúča s riadením digitálneho signálu. Skúsme „prinútiť“ logické prvky, ktoré sú nám už známe, fungovať ako elektronický kľúč. Zvážte TI logického prvku „A“. V tomto prípade bude jeden zo vstupov logického prvku „AND“ považovaný za informačný vstup elektronického kľúča a druhý vstup za riadiaci vstup. Pretože sú obidva vstupy brány AND ekvivalentné, nezáleží na tom, ktorý z nich je riadiacim vstupom. Nech X je vstup ovládania a Y vstup informácií. Pre jednoduchosť uvažovania rozdelíme TI na dve časti v závislosti od úrovne logického signálu na riadiacom vstupe X.

Tabuľka 2.4 - Tabuľka pravdy

r	X	Von
0 0	0 1	0 0
1 1	0 1	0 1

Pravdivá tabuľka jasne ukazuje, že ak je na riadiaci vstup X aplikovaná nulová logická úroveň, signál aplikovaný na vstup Y neprejde na výstup Out. Keď je na riadiaci vstup X aplikovaná logická jednotka, signál prichádzajúci na vstup Y sa objaví na výstupnom výstupe. To znamená, že bránu AND je možné použiť ako elektronický kľúč. V tomto prípade nezáleží na tom, ktorý zo vstupov prvku "AND" bude použitý ako riadiaci vstup a ktorý - ako informačný vstup. Zostáva iba skombinovať výstupy prvkov „A“ do jedného spoločného výstupu. To sa vykonáva pomocou logického prvku „ALEBO“ rovnakým spôsobom ako pri vytváraní obvodu pomocou tabuľky ľubovoľnej pravdy. Výsledná verzia spínacieho obvodu s riadením logických úrovní je na obrázku 2.8.

Obrázok 2.8 - Schematický diagram multiplexora vytvoreného na logických prvkoch

V obvodoch znázornených na obrázkoch 2.7 a 2.8 môžete súčasne zapnúť niekoľko vstupov na jeden výstup. To však spravidla vedie k nepredvídateľným následkom. Okrem toho je na ovládanie takéhoto prepínača potrebných mnoho vstupov, takže v multiplexore je spravidla zahrnutý binárny dekodér, ako je znázornené na obrázku 2.9. Táto schéma vám umožňuje ovládať prepínanie informačných vstupov multiplexora pomocou binárnych kódov dodávaných na jeho riadiace vstupy. Počet informačných vstupov v takýchto obvodoch sa volí ako násobok sily dvoch.

Obrázok 2.9 - Schematický diagram binárne riadeného multiplexora

Konvenčné grafické označenie 4-vstupového multiplexora s riadením binárneho kódu je znázornené na obrázku 2.10. Vstupy A0 a A1 sú multiplexorové riadiace vstupy, ktoré určujú adresu informačného vstupného signálu, ktorý bude pripojený k výstupnému terminálu Y multiplexora. Informačné vstupné signály sú označené: X0, X1, X2 a X3.

Obrázok 2.10 - Konvenčné grafické označenie 4 -vstupového multiplexora

V konvenčnom grafickom označení sú názvy informačných vstupov A, B, C a D nahradené názvami X0, X1, X2 a X3 a názov výstupného výstupu je nahradený názvom Y. Toto označenie vstupy a výstupy multiplexora sú v domácej literatúre bežnejšie. Vstupy adries sú označené A0 a A1.

O funkciách implementácie multiplikátorov v jazyku Verilog si môžete prečítať v článku:
FPGA architektúra. Časť 2. Multiplexor

2.5 Sčítač

Sčítačka je počítačová jednotka na sčítanie binárnych čísel. Vytváranie binárnych sčítačov zvyčajne začína sčítačom modulo 2.

Sčítací modul 2

Obvod sčítačky modulo 2 je rovnaký ako exkluzívny obvod „ALEBO“.

Tabuľka 2.5 - Tabuľka pravdy doplnkového modulu 2

x1	x2	r
0	0	0
0	1	1
1	0	1
1	1	0

Logický výraz opisujúci sčítač modulo 2:

y = x1 x2 + x1 x2

Obrázok 2.11 - Podmienené grafické označenie prídavného modulu 2

Na základe logickej rovnice popisujúcej tento prvok môžete syntetizovať obvod:

Obrázok 2.12 - Schéma prídavného modulu 2

Sčítačka modulo 2 vykonáva pridanie pri prenose. Konvenčný binárny sčítač musí brať do úvahy prenos, takže na generovanie prenosu na nasledujúci bit sú potrebné obvody. Pravdivá tabuľka takého obvodu, nazývaného polovičná sčítačka, je uvedená v tabuľke 2.6.

Tabuľka 2.6 - Tabuľka pravdy polovičnej sčítačky

A	B	S	P0
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Tu A a B- podmienky;
S- súčet;
P0- prenos na najvýznamnejší bit (prenos výstupu Pout).
Napíšeme systém vlastných funkcií pre polovičnú sčítačku:

S = A B + A B
P0 = A B

Obrázok 2.13 - Schematický diagram, ktorý implementuje tabuľku pravdy polovičnej sčítačky

Obrázok 2.14 - Obrázok polovičnej sčítačky na diagramoch

Úplná sčítačka.

Obvod polovičnej sčítačky generuje prenos na najdôležitejší bit, ale nemôže brať do úvahy prenos z najmenej významného bitu. Pri pridávaní viacciferných binárnych čísel je potrebné pridať tri číslice ku každej číslici - 2 výrazy a prenosovú jednotku z predchádzajúcej číslice PI.

PI	A	B	S	PO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

PI- vstup 1 prenos z predchádzajúceho bitu,
PO- prenos výstupu 1 na najvýznamnejší bit.

Na základe tabuľky pravdy napíšeme systém vlastných funkcií pre každý výstup:

S = A B PI + A B PI + A B PI + A B PI

PO = A B PI + A B PI + A B PI + A B PI

V dôsledku toho dostaneme kompletný obvod sčítačky (obrázok 2.15).

Obrázok 2.15 - Schematický diagram, ktorý implementuje tabuľku pravdy úplného binárneho jednobitového sčítača

Obrázok 2.16 - Obrázok úplného binárneho jednobitového sčítača na diagramoch

Teória
Otázky

3 Úloha do práce

3.1 Preskúmajte princíp činnosti dekodéra 2 x 4

Konfigurujte FPGA podľa obrázku 3.1. Pripojte spínače S7 a S8 k vstupom X0 a X1 a LED indikátory LED5, LED6, LED7, LED8 k výstupom Y0, Y1, Y2, Y3. Za týmto účelom pripojte vstupy a výstupy dekodéra k zodpovedajúcim nohám FPGA.

Obrázok 3.1 - Schéma dekodéra

Dodaním všetkých možných kombinácií logických úrovní na vstupy X0, X1 pomocou kláves S7, S8 a sledovaním stavov LED LED5, LED6, LED7, LED8 vyplňte tabuľku pravdy dekodéra.

Tabuľka 3.1 - Tabuľka dekodéra

x1	x2	y0	y1	y2	y3
0	0
0	1
1	0
1	1

3.2 Preskúmajte princíp činnosti snímača 4x2
Konfigurujte FPGA podľa obrázku 3.2.

Obrázok 3.2 - Schéma kodéra 4x2

Pripojte spínače S8, S7, S6, S5 k vstupom X1, X2, X3, X4 a LED diódy LED8, LED7 k výstupom Y0, Y1. Za týmto účelom pripojte vstupy a výstupy dekodéra k zodpovedajúcim nohám FPGA. Dodaním všetkých možných kombinácií logických úrovní na vstupy X1, X2, X3, X4 pomocou klávesov S8, S7, S6, S5 a sledovaním stavov LED diód LED7, LED8 vyplňte tabuľku pravdy kodéra.

Tabuľka 3.2 - Pravdivá tabuľka kodéra

x1	x2	x3	x4	y1	y0
1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1

3.3 Preskúmajte činnosť prevodníka kódu na sedemsegmentový indikátor.

Vytvorte tabuľku pravdy prevodníka kódu (tabuľka. 3.3).
Zostavte obvod znázornený na obrázku 3.3.

Tabuľka 3.3 - Pravdivá tabuľka prevodníka

x3	x2	x1	x0	A	B	C.	D	E	F	G
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

Obrázok 3.3 - Schéma prevodníka kódu pre sedemsegmentový indikátor

Použitím rôznych kombinácií kódov na vstupy X0, X1, X2, X3 pomocou klávesov S8, S7, S6, S5 určte čísla zobrazené na indikátore. Na základe výsledkov experimentu vyplňte tabuľku 3.4.

Tabuľka 3.4 - Tabuľka popisujúca činnosť prevodníka kódu pre sedemsegmentový indikátor

x3	x2	x1	x0	Indikátor ukazuje
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

3.4 Preskúmajte činnosť multiplexera 4x1

Konfigurujte FPGA podľa obrázku 3.4.

Obrázok 3.4 - Schéma multiplexera 4x1

Striedavým nastavením všetkých možných kombinácií kódov na adresných vstupoch A a B určte čísla prepínaných kanálov. Počet spínaných kanálov je určený striedavým pripojením k vstupom X0, X2, X3, X4 úrovne logickej jednotky a monitorovaním výstupu Y. Vyplňte tabuľku 3.5.

Tabuľka 3.5 - Tabuľka popisujúca činnosť multiplexora

3.5 Preskúmajte obvod sčítačky

Konfigurujte FPGA podľa obrázku 3.5. Tu Pin, Pout vstup a výstup prenosovej jednotky, A a B- podmienky, S- súčet.

Obrázok 3.5 - Obvod sčítačky

Vyplňte tabuľku pravdy sčítačky (tabuľka 3.6).

Tabuľka 2.7 - Tabuľka pravdy úplnej sčítačky

Pin	B	A	Pout
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

Účel práce.
Schémy pre štúdium dekodéra, kodéra, prevodníka kódu pre sedemsegmentový indikátor, multiplexora, sčítača.
Tabuľky pravdy pre každý okruh.
Závery pre každú úlohu.

5 testovacích otázok

Ako funguje dekodér?
Ako syntetizovať dekodér s ľubovoľnou šírkou bitov?
Ako funguje scrambler?
Ako funguje prevodník kódu pre sedemsegmentový indikátor?
Ako funguje sedemsegmentový indikátor?
Ako funguje multiplexor?
Ako bol multiplexor testovaný v laboratóriu?
Ako funguje sčítač?
Nakreslite tabuľku pravdy kodéra.
Čo je prenosná jednotka?

Funkcie dekodérov a scramblerov sú zrejmé z ich názvov. Dekodér prevádza vstupný binárny kód na číslo výstupného signálu (dekóduje kód) a šifrátor prevádza číslo vstupného signálu na výstupný binárny kód (šifruje číslo vstupného signálu). Počet výstupných signálov dekodéra a vstupných signálov kodéra sa rovná počtu možných stavov binárneho kódu (vstupný kód dekodéra a výstupný kód kodéra), to znamená 2 n, kde n je bitová šírka binárneho kódu (obr. 5.1). Mikroobvody dekodéra sú na diagramoch označené písmenami DC (z anglického Decoder) a mikroobvody kodéra - CD (z anglického Coder).

Ryža. 5.1. Funkcie dekodéra (vľavo) a šifrátora (vpravo)

Na výstupe dekodéra je vždy prítomný iba jeden signál a počet tohto signálu je jednoznačne určený vstupným kódom. Výstupný kód kodéra je jednoznačne určený číslom vstupného signálu.

Pozrime sa podrobnejšie na funkciu dekodéra.

Štandardná séria obsahuje dekodéry pre 4 výstupy (2 bity vstupného kódu), 8 výstupov (3 bity vstupného kódu) a 16 výstupov (4 bity vstupného kódu). Sú označené ako 2-4, 3-8, 4-16. Dekódovacie čipy sa líšia riadiacimi vstupmi (zapínajú / vypínajú výstupné signály), ako aj typom výstupu: 2C alebo OK. Výstupné signály všetkých dekodérov sú negatívne. Vstupy, ktoré dostávajú vstupný kód, sa často nazývajú vstupy adresy. Tieto vstupy označujú 1, 2, 4, 8, kde číslo zodpovedá hmotnosti binárneho kódu (1 je najmenej významný bit, 2 je ďalší bit atď.) Alebo A0, A1, A2, A5. V domácich sériách sú dekodérové mikroobvody označené písmenami ID. Na obr. 5.2 ukazuje tri najtypickejšie dekodérové čipy.

Ryža. 5.2. Príklady dekodérových čipov

Kód na vstupoch 1, 2, 4, 8 určuje číslo aktívneho výstupu (vstup 1 zodpovedá najmenej významnej číslici kódu, vstup 8 - najvýznamnejšej číslici kódu). Rozlišovacie vstupy C1, C2, C3 sú kombinované podľa funkcie AND a majú polaritu uvedenú na obrázku. Napríklad v tabuľke. 5.1 je tabuľka pravdivosti dekodéra ID7 (3-8). Existujú aj dekodéry 4-10 (napríklad ID6), ktoré nespracovávajú všetkých možných 16 stavov vstupného kódu, ale iba prvých 10 z nich.

Prvé tri riadky tabuľky zodpovedajú zákazu výstupných signálov. Výstupné povolenie bude jedno na vstupe C1 a nuly na vstupoch C2 a C5. Symbol „X“ označuje ľahostajný stav tohto vstupu (nezáleží na tom, či je nula alebo jedna). Dolných osem riadkov zodpovedá rozlíšeniu výstupných signálov. Počet aktívnych výstupov (pri ktorých sa generuje nulový signál) je určený kódom na vstupoch 1, 2, 4, pričom vstup 1 zodpovedá najmenej významnému bitu kódu a vstup 4 na najvýznamnejší bit kód.

Tabuľka 5.1. Pravdivá tabuľka dekodéra 3-8 (ID7)

Vstupy

Výstupy

-C2

-C3

Najtypickejšia aplikácia dekodérov spočíva práve v dešifrovaní vstupných kódov, zatiaľ čo vstupy C sa používajú ako riadiace signály stroboskopu. Počet aktívnych (t.j. nulových) výstupných signálov udáva, ktorý vstupný kód bol prijatý. Ak potrebujete dešifrovať kód s veľkým počtom bitov, môžete skombinovať niekoľko dekodérových čipov (príklad je znázornený na obr. 5.3).

Ryža. 5.3. Zvýšenie počtu bitov dekodéra

V tomto prípade sú najdôležitejšie bity kódu vedené do hlavného dekodéra, ktorého výstupy umožňujú činnosť niekoľkých ďalších dekodérov. Bity nízkeho rádu vstupného kódu sú privádzané do kombinovaných vstupov týchto dodatočných dekodérov. Z piatich dekodérových mikroobvodov 2-4 môžete získať dekodér 4-16, ako je znázornené na obrázku (aj keď je samozrejme lepšie vziať hotový mikroobvod). Rovnakým spôsobom z deviatich mikroobvodov 3–8 môžete získať dekodér 6–64 a zo sedemnástich mikroobvodov 4–16 dekodér 8–256. Ďalšou bežnou aplikáciou dekodérov je výber (výber) daných vstupných kódov. Vzhľad negatívneho signálu na zvolenom výstupe dekodéra bude znamenať, že kód, ktorý nás zaujíma, dorazí na vstup. V tomto prípade je oveľa jednoduchšie zvýšiť počet bitov vstupného voliteľného kódu ako v predchádzajúcom (pozri obr. 5.3). Napríklad dva čipy 4-16 vám umožňujú vybrať 8-bitový kód (obr. 5.4). V príklade na obrázku je vybraný hexadecimálny kód 2A (binárny kód 0010 1010). V tomto prípade jeden dekodér pracuje s nižšími štyrmi bitmi kódu a druhý s vyššími štyrmi bitmi. Dekodéry sú kombinované tak, že jeden z nich umožňuje druhému pracovať na vstupoch –C1 a –C2. Pomocou mechanických prepínačov výstupov dekodéra (prepínače, prepojky) môžete ľahko zmeniť kód zvolený týmto obvodom.

Ryža. 5.4. Výber kódu na dekodéroch

Ďalšou dôležitou aplikáciou dekodérov je prepojenie jedného vstupného signálu s viacerými výstupmi. Alebo inými slovami, dekodér v tomto prípade funguje ako demultiplexor vstupných signálov, ktorý umožňuje rozdelenie vstupných signálov prichádzajúcich v rôznych časoch na jeden vstupný riadok (multiplexované signály). V tomto prípade sa vstupy 1, 2, 4, 8 dekodéra používajú ako riadenie, adresa, určovanie, na ktorý výstup sa má odoslať vstupný signál, ktorý v danom momente dorazil (obr. 5.5), a jeden zo vstupov C funguje ako vstupný signál, ktorý je odoslaný na vopred určený výstup. Ak má mikroobvod niekoľko hradlových vstupov C, potom zostávajúce vstupy C možno použiť na umožnenie práce dekodéra.

Ryža. 5.5. Povolenie dekodéra ako demultiplexora

Ryža. 5.6. Vstup do výstupných signálov dekodéra

Na druhej úrovni znázornenia (model s časovými oneskoreniami) je tiež potrebné vziať do úvahy, že oneskorenie dekodéra je približne dvojnásobkom oneskorenia jednoduchých logických prvkov pre vstupný kód a približne jeden a pol násobok pre vstupy stroboskopu. To znamená, že ak sa pokúsite nahradiť dekodér obvodom založeným na logických prvkoch, potom bude taký dekodér pomalší. Presné hodnoty oneskorení by sa mali pozrieť v referenčných knihách.

Ryža. 5.7. Indikácia polohy na dekodéri s výstupmi OK

Dekodéry s výstupmi typu OK (ID5, ID10) sú vhodné na použitie v obvodoch indikácie polohy na diódach LED. Na obr. 5.7 ukazuje príklad takejto indikácie na mikroobvode ID5, ktorý predstavuje dva dekodéry 2-4 s kombinovanými vstupmi na dodávanie kódu a bleskov, ktoré uľahčujú zostavenie dekodéra 3-8. V tomto prípade najvýznamnejší bit kódu vyberie jeden z dekodérov 2-4 (nula zodpovedá hornému dekodéru podľa schémy a jeden zodpovedá dolnému). To znamená, že v tomto prípade je počet rozsvietených LED diód rovný vstupnému kódu dekodéra. Táto indikácia sa nazýva polohová indikácia.

Ryža. 5.8. Kombinácia výstupov dekodéra s OK

Výstupy dekodérových mikroobvodov s OK je možné navzájom kombinovať a implementovať drôtové ALEBO (obr. 5.8). Kombinovaný výstup bude nulový, ak je aspoň jeden z výstupov nulový. S rovnomerným postupným nárastom vstupného kódu (napríklad pomocou počítadla) takéto riešenie umožňuje vytvárať pomerne zložité sekvencie výstupných signálov. Je pravda, že každý výstup dekodéra môže byť použitý na získanie iba jedného výstupného signálu. To obmedzuje možnosti takýchto schém.

Scramblery sa používajú oveľa menej často ako dešifrovače. Je to spôsobené konkrétnejšou oblasťou ich aplikácie. Výber kódovacích čipov v štandardných sériách je tiež výrazne menší. V domácich sériách majú kodéry v názve písmená IV.

Na obr. 5.9 ukazuje napríklad dva mikroobvody kódovačov IV1 a IV3. Prvý má 8 vstupov a 3 výstupy (kodér 8-3) a druhý má 9 vstupov a 4 výstupy (kodér 9-4). Všetky vstupy snímača sú invertované (aktívne vstupné signály sú nulové). Všetky výstupy sú tiež inverzné, to znamená, že sa vytvorí inverzný kód. Mikroobvod IV1 má okrem 8 informačných vstupov a 3 bitov výstupného kódu (1, 2, 4) inverzný vstup povolenia –EI, výstup znamenia príchodu akéhokoľvek vstupného signálu –GS, ako aj prenosový výkon - EO, ktorý umožňuje kombináciou niekoľkých kodérov zvýšiť bitovú šírku ...

Ryža. 5.9. Miešacie čipy

Pravdivá tabuľka kodéra IV1 je uvedená v tabuľke. 5.2.

Tabuľka 5.2. Pravdivá tabuľka kodéra IV1

Vstupy

Výstupy

-EI

-GS

-EO

Tabuľka ukazuje, že na výstupoch kódu 1, 2, 4 je vytvorený inverzný binárny kód čísla vstupného riadku, ku ktorému prichádza negatívny vstupný signál. Keď príde niekoľko vstupných signálov súčasne, generuje sa výstupný kód, ktorý zodpovedá vstupu s najvyšším číslom, to znamená, že vyššie vstupy majú prednosť pred nižšími. Preto sa takýto scrambler nazýva prioritný. Pri absencii vstupných signálov (druhý riadok tabuľky) sa vygeneruje výstupný kód 111. Jediný signál –EI (prvý riadok) inhibuje činnosť snímača (všetky výstupné signály sú nastavené na jeden). Výstup -GS generuje nulu, keď príde akýkoľvek vstupný signál, čo umožňuje najmä rozlíšiť situáciu príchodu nulového vstupného signálu od situácie absencie akýchkoľvek vstupných signálov. Výstup -EO sa stane aktívnym (nula), ak nie sú k dispozícii žiadne vstupné signály, ale kodér je povolený signálom -EI.

Štandardnou aplikáciou scramblerov je zníženie počtu signálov. Napríklad v prípade kodéra IV1 sú informácie o ôsmich vstupných signáloch zhrnuté do troch výstupných signálov. To je veľmi výhodné napríklad pri prenose signálov na veľké vzdialenosti. Vstupné signály by však nemali prichádzať súčasne. Na obr. 5.10 ukazuje štandardnú schému zapnutia kodéra a časové schémy jeho činnosti.

Ryža. 5.10.Štandardná aktivácia kodéra

Inverzia výstupného kódu vedie k tomu, že keď na výstup dorazí nulový vstupný signál, nie nulový kód, ale kód 111, to znamená 7. keď príde piaty výstupný signál - kód 010, to znamená 2.

Prítomnosť vstupov EI a EO pre kodéry umožňuje zvýšiť počet vstupov a bitov kodéra, aj keď pomocou ďalších prvkov na výstupe. Na obr. 5.11 ukazuje príklad konštrukcie kodéra 16-4 na dvoch mikroobvodoch kodérov IV1 a troch prvkov 2I-NOT (LA3).

Ryža. 5.11. Scrambler 16-4 na dvoch scrambleroch 8-3

Súčasné alebo takmer simultánne zmeny signálov na vstupe kodéra vedú k vzniku období neistoty na výstupoch. Výstupný kód môže na krátky čas nadobudnúť hodnotu, ktorá nezodpovedá žiadnemu zo vstupných signálov. Preto v prípadoch, keď môžu vstupné signály prichádzať súčasne, je potrebné synchronizovať výstupný kód, napríklad pomocou aktivačného signálu EI, ktorý by mal prísť až vtedy, keď stav neistoty už skončil.

Latencia kodéra od vstupu k výstupu kódu je približne jeden a pol násobok oneskorenia logického prvku a oneskorenie výstupu GS je približne dvakrát dlhšie. Presné hodnoty oneskorení mikroobvodov by ste mali pozrieť v referenčných knihách.