Decodificadores serie kmop (kmdp). Breve información teórica

Entre los circuitos integrados del tipo combinacional, los decodificadores más utilizados están representados en la serie considerada por los microcircuitos K165ID1, K155IDZ y KL55ID4.

El decodificador K155IDZ (Fig.16) tiene cuatro entradas de dirección 1, 2, 4, 8, dos entradas de puerta A1 y A2 y dieciséis salidas 0 - 15. Si ambas entradas de puerta tienen niveles lógicos 0, en el de las salidas cuyo número corresponde al equivalente binario del código de entrada (la entrada 1 es el bit menos significativo, entrada 8 - senior), habrá un nivel 0 lógico, en las otras salidas - 1 lógico si al menos una de las entradas estroboscópicas Alabama y A2 nivel lógico 1, luego, independientemente de los estados de las entradas en todas las salidas del IC, se forma un 1 lógico.

La presencia de dos entradas de puerta amplía significativamente las posibilidades de usar el IC. A partir de dos microcircuitos K155IDZ, complementados por un inversor TTL, es posible montar un decodificador para 32 salidas (Fig.17), un decodificador para 64 salidas se ensambla a partir de cuatro circuitos integrados K155IDZ y dos inversores (Fig.18) y 256 salidas a partir de 17 circuitos integrados K165IDZ (fig. 19).

Arroz. 16. Conclusiones del IC K155IDZ Fig. 17. Decodificador para 32 salidas

El microcircuito integrado K155ID4 (Fig. 20) contiene dos decodificadores para cuatro salidas, cada uno con entradas de dirección combinadas y entradas estroboscópicas separadas. El nivel de 0 lógico en las salidas del primer decodificador (superior según el esquema) se forma (de manera similar a K155IDZ) solo si hay un nivel de 0 lógico en ambas entradas estroboscópicas. En el otro - 0 lógico (salida 2). Esta estructura del SI le permite usarlo en varias opciones para su inclusión. Sobre la base del IC K155ID4 se pueden construir, en particular, decodificadores con ocho salidas con una entrada estroboscópica (Fig.21) y 16 salidas (Fig.22). En nueve circuitos integrados K155ID4, puede ensamblar un decodificador para 64 salidas de acuerdo con un esquema similar al de la Fig. 19. Si el microcircuito K155ID4 se complementa con tres elementos 2I - NOT, puede obtener un decodificador para 10 salidas (Fig. 23).

Arroz. 18. Decodificador para 64 salidas

Los decodificadores binarios descritos están completos: cualquier estado de j entradas de dirección corresponde al estado cero de alguna salida j única. En algunos casos, por ejemplo, con representación binario-decimal de números, es conveniente utilizar decodificadores incompletos, en los que el número de salidas es menor que el número de posibles estados de las entradas de dirección. En particular, un decodificador BCD contiene diez salidas y al menos cuatro entradas. Sobre la base de un decodificador completo, siempre es posible construir uno incompleto para un número menor de entradas.

Sin embargo, debido al amplio uso de decodificadores BCD en dispositivos de visualización, la serie K.155 incluye un decodificador decimal binario K155ID1 con una salida de alto voltaje (Fig. 24). El decodificador tiene cuatro entradas que se pueden conectar a las salidas de cualquier fuente de código 1-2-4-8, y diez salidas que se pueden conectar a los cátodos de un indicador digital o de señal de descarga de gas, cuyo ánodo está conectado a través de una resistencia de 22 a 91 kΩ al más de una fuente constante o voltaje de ondulación de 200 a 300 V.

Arroz. 19. Decodificador para 256 salidas

Arroz. 20. Circuito IC K155ID4

Arroz. 21. Decodificador para 8 salidas con luz estroboscópica

Arroz. 22. Decodificador para 16 salidas

Arroz. 23. Decodificador para 10 salidas

Arroz. 24. Conclusiones del IC K155ID1

Para conectarse al IC K155IE4, incluido en el modo división por 10 con código 1 - 1 - 4 - 6 el diagrama se muestra en la fig. 25.

Para conectar el IC K155ID1 a las salidas de la década en el IC K155TM2 (ver Fig.5), se requiere un elemento I adicional, que puede ser dos diodos de baja potencia cualesquiera (Fig.26) o 1/4 del K155LI1 microcircuito integrado.

Al conectar el IC K155ID1 a las entradas de otros IC TTL de la serie K155, se deben tomar medidas adicionales para igualar los niveles, ya que las condiciones técnicas en el IC K155ID1 garantizan que la tensión de salida en el estado lógico 0 no sea superior a 2,5 V, que excede el umbral de conmutación del TTL IC, que es aproximadamente il, 3 V.En la práctica, el voltaje de salida del IC K155ID1 en el estado 0 puede ser ligeramente mayor o menor que el umbral de conmutación, por lo tanto, para un funcionamiento confiable del IC carga, se debe incluir un diodo de silicio en el circuito de alimentación negativo de este microcircuito. Dicha inclusión aumentará el umbral de conmutación del IC a aproximadamente 2 V, lo que asegurará su coordinación con el decodificador K155ID1. Además, esto elevará el nivel de salida del 0 lógico del microcircuito a aproximadamente 0,9 V, que es suficiente para el funcionamiento normal de los circuitos integrados posteriores.

En la Fig. 27 muestra un diagrama de un divisor de frecuencia durante 10 s, conmutable dentro de un ciclo de trabajo de 10 - 1,1 de pulsos de salida, que ilustra las reglas descritas anteriormente para hacer coincidir el decodificador K.155ID1 con circuitos integrados TTL.

Para la conmutación de señales binarias, se utilizan los llamados multiplexores, presentados en la serie K155 mediante circuitos integrados K155KP1, K155KP2, K155KP5 y K155KTG7.

El multiplexor K165KP7 tiene ocho entradas de información (HACER - D7), tres entradas de dirección (1, 2, 4) y entrada de puerta A(figura 28). El microcircuito tiene dos salidas: directa e inversa. Si la entrada de puerta es lógica 1, la salida directa es 0 independientemente de las señales en otras entradas. Si la entrada de puerta de IC es 0 lógico, la señal de salida directa repite la señal en la entrada, cuyo número coincide con el equivalente binario del código en las entradas 1, 2, 4 del multiplexor. En la salida inversa, la señal siempre está desfasada con la señal en la salida directa.

La presencia de una entrada de puerta permite un medio sencillo para construir multiplexores para un mayor número de entradas. En la Fig. 29 muestra un diagrama de un multiplexor para 16 entradas, Fig. 30 - 64.

El multiplexor K155KP5 (Fig. 31), a diferencia del K155KP7, tiene solo una salida inversa y no tiene entrada de puerta.

El microcircuito integrado K155KP1 (Fig.32) contiene cuatro entradas de dirección 1, 2, 4, S, 16 entradas de información HACER - D15 y entrada de puerta UNA. La salida de este microcircuito es solo inversa. Todas las propiedades y métodos de inclusión. a es el mismo que el del K156KP2.

El microcircuito integrado K155KP2 (Fig.33) contiene dos multiplexores para cuatro entradas de información D0 - D3 con entradas estroboscópicas independientes, entradas de dirección combinadas y salidas directas.

Arroz. 27. Divisor de frecuencia por 10 con ciclo de trabajo conmutable

Arroz. 28. Conclusiones del IS K155KP7

Arroz. 29. Multiplexor para 16 entradas

Arroz. 30. Multiplexor de 64 entradas Fig. 31. Conclusiones del IS K155KP5

Arroz. 32. Conclusiones I S K155KP1 Fig. 33. Circuito IC K155KP2 Fig. 34. Conclusiones del IS K155LP5

Como saben, la principal operación que se realiza en las computadoras digitales es la adición. Todas las demás operaciones aritméticas (resta, multiplicación, división) se reducen a la suma. La operación de suma de números binarios se realiza mediante sumadores y medios sumadores.

El circuito integrado de la serie K155 incluye dos tipos de semiagregadores: K155LP5 y K155IP2.

En el IC K155LP5 (Fig. 34) hay cuatro semisumadores independientes (otros nombres son sumador módulo dos, elemento OR exclusivo). Cada uno de estos elementos funciona de la siguiente manera. Si en ambas entradas de un elemento, por ejemplo 1 y 2, nivel de 0 lógico - 0 lógico en la salida 3. Si una de las entradas es 0 lógico, en la otra 1 lógico, en la salida - 1,. si ambas entradas son 1, la salida es 0.

Arroz. 35. Circuito IC K155IP2

La estructura del IS KD55IP2 (Fig.35) incluye un sumador de ocho entradas según el módulo 2, designado SM2, inversor y dos elementos lógicos Y - O - NO;.

Un sumador de ocho entradas módulo 2 funciona de manera similar a uno de dos entradas: si sus entradas tienen un número par de señales con un nivel lógico de 1, la salida es un 0 lógico, si el número de unos en las entradas es impar, en salida 1. Los elementos restantes del IC le permiten combinar circuitos integrados entre sí para aumentar el número de entradas ... Cuando el nivel de 1 lógico se aplica a la entrada 3, el 0 lógico se aplica a la entrada 4, nivel de salida 5 corresponderá al nivel de salida del sumador SM2, a la salida 6 - su inversión. Niveles de blanco en (entradas 3 y 4 inversa, niveles de salida 5 y 6 también se invertirá.

Recordemos las principales propiedades de los sumadores binarios. Cada bit de un sumador binario (a veces llamado sumador completo) tiene tres entradas: dos entradas L y B para los términos, la entrada de la señal de acarreo del bit anterior CON y dos salidas: la suma de S y la señal de acarreo R a la siguiente categoría. El trabajo del sumador se ilustra en la tabla. 3. Entradas A B C, en general, son iguales. La señal de suma S toma un valor lógico, 1 para un número impar de unos en las entradas A, B y C y 0 lógico para pares, como en los medios sumadores discutidos anteriormente. Llevar señal R es igual a 1 lógico cuando el número de unos en las entradas es igual a 2 o 3. Una propiedad interesante de la tabla. 3 es su simetría: reemplazar 0 por 1 y viceversa no viola su verdad. Esta propiedad se utiliza para simplificar los circuitos sumadores.

Tabla 3

Entradas	Salidas	Entradas	Salidas
L	v	con	S	R	A	v	con	S	R

Microcircuitos integrados KD55IM1, K155IM2 y K155IMZ: sumadores completos de uno, dos y cuatro bits, respectivamente. En la Fig. 36 muestra un diagrama del IC K.155IM1. Se basa en dos elementos de múltiples entradas Y - O - NO. La señal de transporte (inversa) se forma en la salida R, si al menos dos entradas del sumador hay un nivel lógico 1. Si A = B = 1, el elemento AND inferior está encendido DD6, si A-С - 1, el elemento del medio está encendido DDI, en B = C = 1, el elemento superior está encendido. La señal de acarreo se forma, por supuesto, y en A = B = C = 1. La señal de suma se genera si A = B = C = 1 y la puerta lógica inferior se enciende H-DD5. La señal de suma también se forma en el caso de que haya al menos una unidad en las entradas A, B, C y no haya señal en la salida de acarreo (P =! L, uno de los tres elementos AND superiores está encendido DD5). Dado que la señal de acarreo se genera cuando hay dos o tres entre las señales de entrada, el segundo caso de generar la señal de suma corresponde a una y solo una entre las señales de entrada. Si no hay señales en todas las entradas (A = B = C = 0), las señales de salida también están ausentes: S = 0, P = 0 (P = 0).

Señales de entrada A y B se puede alimentar no solo en código directo (entradas 8 y 9 para, 12 y 13 para B), sino también a la inversa (entradas 11 para A y 2 por V). Cuando se utilizan señales de entrada invertidas, las entradas 8, 9, 12 y 13 debe estar conectado al cable común, y cuando use señales directas, conecte los cables en pares 10 y 11, 1 y 2.

Los elementos DD1 y DD2 Los microcircuitos tienen una salida de colector abierto, por lo que las conclusiones 10 y 1 se puede utilizar como salidas de elementos DD1 y DD2, o como elementos transformadores de entrada DD1 y DD2 escriba Y - NO en los elementos Y - O - NO conectando las salidas del IC K155LA8 a estos pines. De todos modos usando las conclusiones 10 y 1 entre ellos y el plus de la fuente de alimentación, es necesario incluir resistencias 1 - 2 kOhm.

Arroz. 36. Circuito IC K155IM1

Arroz. 37. Diagrama de conexión de los circuitos integrados K155IM1 en un sumador de dos dígitos

Arroz. 38. Conclusiones del IC K155IM2 Fig. 39. Conclusiones del IS K155IMZ

Cuando se conecta el IC K155IM1 a un sumador de múltiples bits (Fig. 37), la propiedad de simetría descrita anteriormente del sumador completo se usa con respecto a reemplazar las señales de entrada y salida con señales inversas. En el primer bit, las señales de entrada se envían a las entradas directas del IC DD1, la señal de salida de suma se toma de la salida directa S, la señal de acarreo se toma de la única salida (inversa) P. Al segundo bit del sumador, las señales de entrada A y B se alimentan a las entradas inversas, a la directa aporte CON se suministra una señal de transporte inversa desde el primer bit, la señal directa de salida de la suma se forma en la salida inversa 5, la señal de transporte directa de salida se forma en la salida inversa R. El tercer bit del sumador funciona de la misma manera que el primero, el cuarto como el segundo, etc.

Tal alternancia del modo de operación de sumadores de un solo bit proporciona un retardo de propagación mínimo de la señal en la cadena más larga, en la cadena de formación de la señal de acarreo.

El microcircuito integrado K155IM2 (p. 38) es una combinación de dos microcircuitos K155IM1, conectados de acuerdo con la Fig. 37 con inversores no utilizados excluidos. El microcircuito integrado K155IMZ (Fig.39) corresponde a dos microcircuitos K155IM2, en los que la salida es: la salida de transferencia del primer IC está conectada a la entrada CON segundo.

3. Esquema funcional, designación gráfica convencional y tabla de verdad de un decodificador completo para 3 entradas.

4. Decodificadores lineales: función de conmutación, UGO y circuito.

5. Decodificadores piramidales: función de conmutación, UGO y circuito.

6. Decodificadores rectangulares multietapa: función de conmutación, UGO y circuito.

7. Decodificadores sincronizados e integrados.

Descifrador es una unidad operativa combinada que convierte una palabra de entrada en una señal en una de sus salidas.

Por tanto, un decodificador es un nodo en el que cada combinación de señales de entrada corresponde a la presencia de una señal en una de las salidas.

La figura 4 muestra un diagrama funcional de un decodificador con n entradas y 2 n -1 salidas.

Técnica de síntesis del decodificador

Las condiciones de funcionamiento de un decodificador para dos entradas se pueden representar mediante una tabla de verdad (Tabla 3). El número de salidas de dicho decodificador es m = 2 2 = 4.

Tabla 3

Decodificador de tabla de verdad 2 × 4 Entradas Salidas

Las funciones de conmutación para las salidas del decodificador de acuerdo con esta tabla de verdad se escribirán de la siguiente manera:

Transformamos expresiones (4) para su implementación en la base NAND:

En la figura 7 se muestran imágenes convencionales del decodificador utilizado en la construcción de diagramas funcionales, donde a es la designación general del decodificador; b - designación de un decodificador matricial. Las entradas del decodificador están marcadas con números decimales que representan pesos binarios, salidas, con imágenes decimales de las combinaciones de códigos correspondientes.

Designación de decodificadores: 155 IDENTIFICACIÓN 1, 555IDENTIFICACIÓN 6, etc.

3. Análisis de la operación del codificador

Objeto y principio de funcionamiento de los codificadores.

La consideración del tema se lleva a cabo entrevistando a los participantes desde sus asientos y en la pizarra de acuerdo con el siguiente plan:

Cita

Mesa de la verdad

Métodos para la síntesis de circuitos.

Ejemplos de los esquemas más simples.

Preguntas dirigidas a los aprendices

Codificadores:

1. Finalidad, lógica de funcionamiento y clasificación de los codificadores.

2. Diagrama funcional, designación gráfica convencional y tabla de verdad del codificador para n entradas.

3. Esquema funcional, designación gráfica convencional y tabla de verdad del encoder para 4 entradas.

4. Síntesis de codificadores en varias bases.

5. Principios de construcción de encriptadores prioritarios.

Codificador es una unidad funcional de una computadora digital y está diseñada para convertir un código unitario (un código en el que solo una variable toma un solo valor) en un cierto código posicional (binario).

En otras palabras, el codificador realiza las funciones opuestas a las funciones del descifrador.

Un codificador completo tiene 2 m entradas y m salidas. En este caso, si se aplica una señal de entrada a uno de los circuitos de entrada del codificador, se forma en sus salidas una palabra correspondiente al número del circuito excitado.

Síntesis de un codificador equivalente

Sea m = 2, entonces el número de entradas del codificador es cuatro. La tabla de operaciones de dicho codificador tendrá el siguiente aspecto (Tabla 4).

Cuadro 4

Tabla de estado del codificador 4 × 2 Entradas Salidas X 0 X 1 X 2 X 3 Y 0 Y 1 Arroz. 8b. Encoder de 4 entradas basado en elementos NAND Síntesis de codificador prioritario Considere el principio de funcionamiento del codificador “4 × 2 ". La tabla de verdad para este codificador se presenta en la tabla. 5. Se puede ver en la tabla que al construir el codificador de prioridad se utilizan los conjuntos 1, 2, 4 y 8, para el resto de los conjuntos la función adquiere un valor indiferente - F.

ENCRIPTOS / DECODIFICADORES

Codificadores.

Un codificador (también llamado codificador) es un dispositivo que convierte números decimales en un sistema numérico binario. Deje que el codificador tenga m entradas numeradas secuencialmente con números decimales (0, 1, 2, 3, ..., m - 1) y n salidas. La aplicación de una señal a una de las entradas conduce a la aparición en las salidas de un número binario de n bits correspondiente al número de la entrada excitada.

figura 5.17

figura 5.18

Obviamente, es difícil construir codificadores con una gran cantidad de entradas m, por lo que se utilizan para convertir números decimales relativamente pequeños a binarios. La conversión de números decimales grandes se lleva a cabo mediante los métodos indicados en el libro de referencia "Sistemas numéricos".

Los codificadores se utilizan ampliamente en varios dispositivos para ingresar información en sistemas digitales. Dichos dispositivos pueden estar equipados con un teclado, cada tecla del cual está asociada con una entrada de codificador específica. Cuando se presiona la tecla seleccionada, se envía una señal a una entrada específica del codificador, y aparece un número binario en su salida, correspondiente al carácter grabado en la tecla.

Cuadro 5.5
Decimal número	Codigo binario 8421
	x 8	x 4	x 2	x 1

Cuadro 5.6
Código de entrada 8421				Número Salida
x 8	x 4	x 2	x 1

En la Fig. 5.17 muestra una imagen simbólica de un codificador que convierte los números decimales 0, 1, 2, ..., 9 en una representación binaria en el código 8421. El símbolo de CD se forma a partir de las letras incluidas en la palabra inglesa CODER. A la izquierda, se muestran 10 entradas, designadas con números decimales 0, 1, ..., 9. A la derecha, se muestran las salidas del codificador: los números 1, 2, 4, 8 denotan los coeficientes de peso de los dígitos binarios correspondientes a las salidas individuales.

De la mesa. 5.5 correspondencia entre códigos decimales y binarios se deduce que la variable x 1 en el bus de salida 1 tiene un nivel logarítmico. 1, si una de las variables de entrada y 1, y 3, y 5, y 7, y 9 tiene este nivel. Por tanto, x 1 = y l / y 3 / y 5 / y 7 / y 9.

Para otras salidas x 2 = y 2 / y 3 / y 6 / y 7; x 4 = y 4 / y 5 / y 6 / y 7; x 8 = y 8 / y 9.

Este sistema de expresiones lógicas corresponde al circuito de la Fig. 5.18, a. En la Fig. 5.18, b muestra el esquema del codificador sobre los elementos OR-NOT.

El codificador se construye de acuerdo con las siguientes expresiones:

En este caso, el codificador tiene salidas inversas.

Al ejecutar el codificador en elementos AND-NOT, se debe utilizar el siguiente sistema de expresiones lógicas:

En este caso, se proporciona el suministro de valores inversos a las entradas, es decir, para obtener una representación binaria de un dígito decimal en la salida, es necesario enviar un log a la entrada correspondiente. 0, y a las otras entradas - log 1. El circuito del codificador, hecho con elementos NAND, se muestra en la Fig. 5.18, c.

El método descrito se puede utilizar para construir cifradores que conviertan números decimales en representación binaria utilizando cualquier código binario,

Decodificadores.

Los decodificadores (también llamados decodificadores) se utilizan para convertir números binarios en números decimales pequeños. Las entradas del decodificador están destinadas a proporcionar números binarios, las salidas se numeran secuencialmente con números decimales. Cuando se aplica un número binario a las entradas, aparece una señal en una determinada salida, cuyo número corresponde al número de entrada.

Los decodificadores se utilizan ampliamente. En particular, se utilizan en dispositivos que imprimen números o salida de texto desde un dispositivo digital en papel. En tales dispositivos, un número binario, que ingresa a la entrada del decodificador, hace que aparezca una señal en una determinada salida. Esta señal imprime el carácter correspondiente al número binario de entrada.

En la Fig. 5.19, y se muestra una imagen simbólica del decodificador. El símbolo DC está formado por las letras de la palabra inglesa DECODER. A la izquierda están las entradas marcadas con los pesos del código binario. A la derecha, las salidas, numeradas con números decimales, correspondientes a las combinaciones individuales del código binario de entrada. Se forma un nivel de registro en cada salida. 1 con una combinación estrictamente definida del código de entrada.

El decodificador puede tener entradas parafásicas para la alimentación, junto con las variables de entrada de sus inversiones, como se muestra en la Fig. 5.19, b.

Según el método de construcción, se distinguen los decodificadores lineales y rectangulares.

Decodificador lineal.

Considere la construcción de un decodificador que realiza la transformación dada en la tabla. 5.6.

(5.22)	(5.23)

Los valores de las variables de salida se determinan mediante las siguientes expresiones lógicas:

En un decodificador lineal, las variables de salida se forman de acuerdo con (5.22) o (5.23). Al ejecutar el decodificador sobre los elementos Y NO usar (5.23), recibiendo la inversión de las funciones de salida. En este caso, cada combinación del código de entrada corresponderá al nivel de registro. 0 en una salida estrictamente definida, las salidas restantes se establecen en el nivel de registro. 1. En la fig. 5.20 muestra la estructura de un decodificador construido sobre elementos NAND y su representación en circuitos. La estructura tiene características típicas de los decodificadores integrados:

para reducir el número de entradas, la formación de inversiones de variables de entrada se realiza en el propio decodificador;

figura 5.20

Figura 5.21

Los inversores adicionales conectados directamente a las entradas reducen la carga del decodificador en sus circuitos de entrada.

Se puede construir un decodificador de 16 salidas para decodificar todas las combinaciones posibles del código binario de cuatro bits 8421 a partir de los dos decodificadores de 10 salidas discutidos. En la Fig. 5.21 muestra la estructura de dicho decodificador. Cada uno de los decodificadores utiliza 8 salidas, que forman las 16 salidas requeridas (y 0, y 1, ..., y 15).

arroz 5.22

Decodificador rectangular.

Consideremos el principio de construir un decodificador rectangular usando el ejemplo de un decodificador con 4 entradas y 16 salidas.

Dividamos las variables de entrada x 8, x 4, x 2, x 1 en dos grupos de dos variables cada uno: x 8, x 4 y x 2, x 1. Usamos cada par de variables como variables de entrada de un decodificador lineal separado para cuatro salidas, como se muestra en la Fig. 5.22, a. Las variables de salida de los decodificadores lineales se definen mediante las siguientes expresiones lógicas:

Estos decodificadores realizan las funciones de la primera etapa del decodificador.

Las variables de salida y 0, y 1, ..., y 15 del decodificador rectangular se pueden representar mediante expresiones lógicas utilizando las variables de salida y "0, ..., y" 3 y y "" 0, ..., y "" decodificadores de 3 líneas:

Estas operaciones lógicas se realizan en un decodificador de segunda etapa separado, llamado matriz y que consta de dos elementos de entrada. En la Fig. 5.22, b muestra una imagen convencional de un decodificador matricial, donde se utilizan dos grupos de entradas marcadas con números decimales para conectarse a las salidas de dos etapas preliminares de descifrado. En la Fig. 5.22, en la estructura de un decodificador rectangular que utiliza símbolos de decodificadores lineales y matriciales.

Se pueden construir decodificadores rectangulares con más de dos pasos.

El uso de un decodificador rectangular puede resultar más ventajoso que el uso de un decodificador lineal en los casos en que el número de entradas es grande y no es deseable usar los elementos con un gran número de entradas requeridas para construir un decodificador lineal. Sin embargo, el paso de señales secuencialmente a través de varias etapas en un decodificador rectangular conduce a un retraso de propagación más largo de la señal en él.

Cuadro 5.7
Código 8421				Código 2421
x 4	x 3	x 2	x 1	y 4	y 3	y 2	año 1

Convertidores de código

En los dispositivos digitales, a menudo es necesario convertir información numérica de un sistema binario a otro (de un código binario a otro). Un ejemplo de tal conversión es la conversión de números de un código binario 8421, en el que se realizan operaciones aritméticas, a un código binario 2 de 5 para su transmisión a través de una línea de comunicación. Esta tarea la realizan dispositivos llamados convertidores de código. Puede utilizar dos métodos para convertir códigos:

basado en convertir el código binario original a decimal y luego convertir la representación decimal al código binario requerido;

basado en el uso de un dispositivo lógico del tipo combinacional que implementa directamente esta transformación.

El primer método se implementa estructuralmente conectando un decodificador y un cifrador y es conveniente en los casos en que es posible utilizar decodificadores y cifradores estándar en un diseño integral.

Consideremos el segundo método con más detalle utilizando ejemplos específicos de conversión de códigos binarios.

Transformación CODIGO 8421 v código 2421.

Denotemos las variables correspondientes a los bits individuales del código 8421, x 4, x 3, x 2, x 1, lo mismo para el código 2421 y 4, y 3, y 2, y 1. Mesa 5.7 muestra la correspondencia de las combinaciones de ambos códigos.

Cada una de las variables y 4, y 3, y 2, y 1 se puede considerar una función de los argumentos x 4, x 3, x 2, x 1 y, por tanto, se puede representar a través de estos argumentos mediante la expresión lógica correspondiente. Para obtener estas expresiones lógicas, representamos las variables y 4, y 3, y 2, y 1 con tablas de verdad en forma de tabla de Weich (Figura 5.24.1).

arroz 5.23	arroz 5.24

arroz 5.24.1

Consigamos la forma mínima de expresiones lógicas, representadas mediante las operaciones AND, OR, NOT y mediante la operación AND-NOT:

En la Fig. 5.23 muestra la estructura lógica del conversor de código, construido sobre los elementos Y NO usando las expresiones lógicas obtenidas.

Transformación código 2421 v código 8421.

Para implementar esta transformación (inversa a la considerada anteriormente), se requiere obtener expresiones lógicas para las variables x 4, x 3, x 2, x 1, utilizando las variables y 4, y 3, y 2, y 1 como argumentos.

arroz 5.24.2

Las tablas de Weich para las variables x 4, x 3, x 2, x 1 se muestran en la Fig. 5.24.2. Expresiones lógicas para variables x 4, x 3, x 2, x 1:

La estructura lógica del convertidor se muestra en la Fig. 5.24.

Convertidor para indicación digital.

Una de las formas de indicación digital es la siguiente.

Cuadro 5.10
Decimal número	Codigo binario 8421				El estado de los elementos (z 1, ..., z 7) y el valor del gobierno señales (y 1, ..., y 7)
	x 4	x 3	x 2	x 1	1	2	3	4	5	6	7
					año 1	y 2	y 3	y 4	y 5	y 6	y 7

Hay siete elementos dispuestos como se muestra en la fig. 5.25, a. Cada elemento puede estar iluminado o no iluminado, dependiendo del valor de la variable lógica correspondiente que controla su brillo. Al hacer que los elementos brillen en ciertas combinaciones, puede obtener una imagen de los dígitos decimales 0, 1, 9 (figura 5.25.b).

Los dígitos decimales que se mostrarán generalmente se especifican en código binario. Esto plantea el problema de formar variables lógicas y 1, y 2, ..., y 7 para controlar elementos individuales en el dispositivo de visualización. La tabla de verdad para estas variables se muestra en la tabla 5.10.

arroz 5.25

Al construir la tabla, se aceptaron las siguientes condiciones: si un elemento indicador está encendido, significa que está en el estado de registro. 1, si se cancela, entonces está en el estado de registro. 0; el elemento se controla de tal manera que el registro de alto nivel. 1 en alguna entrada del indicador provoca la extinción del elemento correspondiente (es decir, para que el i-ésimo elemento se extinga y zi = 0, es necesario aplicar la señal de control yi = l a la 1a entrada del indicador). Por tanto, y i = i. Por ejemplo, para resaltar el número 0, es necesario apagar el 7º elemento (z 7 = 0), dejando los elementos restantes en estado brillante; por tanto, en este caso, la señal de control y 7 = l, el resto de las señales de control y l, ..., y 6 deben tener un nivel logarítmico. 0.

arroz 5.26

La formación de señales de control se realiza mediante un dispositivo lógico, para cuya síntesis en la Fig. 5.26 Las tablas de verdad se construyen en forma de tablas de Weich por separado para cada variable y l, ..., y 7. El dispositivo sintetizado es un dispositivo con varias salidas, y para obtener el circuito mínimo, es necesario construir en las tablas de Weich el número mínimo de regiones que proporcionan cobertura de celdas que contienen 1 en las siete tablas. La construcción de estas áreas tiene las siguientes características. En las tablas de variables para 5 yy 6, se utilizan las áreas 1 y V, que se utilizan en las tablas para otras variables. Si en lugar de estas regiones en las tablas de variables y 5 e y 6, construimos regiones con una gran cobertura de celdas, esto provocará un aumento en el número total de regiones y, por lo tanto, un aumento en el número de elementos lógicos requeridos. para formar las expresiones lógicas correspondientes a ellos. Las áreas seleccionadas corresponden a las siguientes expresiones lógicas:

Ahora es fácil escribir expresiones lógicas para los valores de salida y l, ..., y 7:

El circuito convertidor construido de acuerdo con estas expresiones se muestra en la Fig. 5.25, c.

Cuadro 5.12
Tipo de elemento lógico	El número de elementos en la caja del microcircuito.	Número de elementos en el convertidor	Número de cajas de microcircuitos
Inversores
Elementos NAND de dos entradas
Elementos NAND de tres entradas
Elementos NAND de cuatro entradas
Número total de cajas de microcircuitos			5 5 / 12

Determinamos la cantidad de microcircuitos necesarios para construir un convertidor. En este caso, debe tenerse en cuenta que varios elementos lógicos pueden estar contenidos en el caso de los microcircuitos industriales. Mesa 12 muestra el cálculo del número de casos de microcircuitos.

El trabajo de laboratorio se realiza utilizando el soporte de laboratorio de formación LESO2.

1 Propósito del trabajo

El objetivo del trabajo es estudiar los principios de funcionamiento de los circuitos combinacionales: un decodificador, un codificador, un convertidor de código para un indicador de siete segmentos, un multiplexor, un sumador.

2 Breve información teórica

2.1 Decodificador (decodificador)

El decodificador (decodificador) se utiliza para convertir el código binario posicional de n bits en una única señal de salida en una de las 2n salidas. Para cada combinación de entrada de señales, una de las salidas aparece 1. Por lo tanto, se puede usar una sola señal en una de las salidas para juzgar la palabra de código de entrada. La tabla de verdad para un decodificador de dos entradas se muestra en la Tabla 2.1.

Tabla 2.1 - Tabla de verdad de un decodificador de dos bits

x1	x2	y0	y1	y2	y3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Para construir un circuito decodificador según la tabla de verdad, utilizaremos la técnica descrita en el trabajo de laboratorio N ° 1, realizado en el stand de LESO2. Por ejemplo, un dispositivo debe tener 4 salidas. Para cada salida, escriba una expresión booleana. Basado en SDNF:

y0 = x1 x2

y1 = x1 x2

y2 = x1 x2

Usando este sistema de expresiones, es fácil construir un circuito del decodificador requerido (Figura 2.1).

Figura 2.1 - Esquema del decodificador

La designación gráfica convencional de dicho decodificador se muestra en la Figura 2.2.

Figura 2.2 - Designación gráfica condicional del decodificador

2.2 Codificador (codificador)

El codificador realiza la función opuesta al decodificador (decodificador), es decir, convierte un código binario de 2n bits no posicional (unitario) en un código posicional de n bits. Cuando se aplica una sola señal a una de las entradas, se forma el código binario correspondiente en la salida. Compongamos la tabla de verdad del codificador para n = 2.

Tabla 2.2 - Tabla de verdad del codificador para n = 2

x1	x2	x3	x4	y1	y0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

Sintetizamos el codificador. Para hacer esto, escribimos el sistema de sus propias funciones:

y1 = x1 x2 x3 x4 + x1 x2 x3 x4

y0 = x1 x2 x3 x4 + x1 x2 x3 x4

Figura 2.3 - Esquema del codificador Figura 2.4 - Designación gráfica convencional del codificador

2.3 Convertidor de código para indicador de siete segmentos

Los convertidores de código más utilizados son conocidos por pantallas digitales. Por ejemplo, un convertidor de un código binario posicional de 4 bits a dígitos decimales. Hay un indicador de siete segmentos y con su ayuda se requiere resaltar diez dígitos.

Figura 2.5 - Indicador de siete segmentos

Obviamente, el código binario debe tener al menos 4 dígitos (2 ^ 4 = 16, que es más de 10). Compilemos una tabla de verdad para el funcionamiento de dicho convertidor.

Tabla 2.3 - Tabla de verdad del convertidor

Número	Código binario 8-4-2-1				a	B	v	GRAMO	D	mi	F
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

Con el TI, es fácil componer un sistema de funciones propias para todas las salidas, es decir SDNF, minimícelo y elabore un diagrama esquemático.

Figura 2.6 - Designación gráfica condicional del convertidor de código

2.4 Multiplexor

Un multiplexor es un dispositivo que permite cambiar una de 2 ^ n entradas de información X a una salida Y bajo la acción de n señales de control (dirección). En la imagen. 2.7 muestra un diagrama funcional simplificado de un multiplexor basado en llaves electrónicas idealizadas.

Figura 2.7 - Esquema de un multiplexor sobre llaves electrónicas idealizadas

En los circuitos digitales, se requiere controlar las claves mediante niveles lógicos. Por lo tanto, es deseable seleccionar un dispositivo que pueda realizar las funciones de una llave electrónica con control de señal digital. Intentemos "forzar" los elementos lógicos que ya nos son familiares para que funcionen como una llave electrónica. Considere el TI del elemento lógico "Y". En este caso, una de las entradas del elemento lógico "Y" se considerará como entrada de información de la llave electrónica, y la otra entrada, como la de control. Dado que ambas entradas de la puerta AND son equivalentes, no importa cuál de ellas sea la entrada de control. Sea X la entrada de control e Y la entrada de información. Para simplificar el razonamiento, dividiremos el TI en dos partes dependiendo del nivel de la señal lógica en la entrada de control X.

Tabla 2.4 - Tabla de la verdad

y	X	Fuera
0 0	0 1	0 0
1 1	0 1	0 1

La tabla de verdad muestra claramente que si se aplica un nivel lógico cero a la entrada de control X, la señal aplicada a la entrada Y no pasa a la salida Out. Cuando se aplica una unidad lógica a la entrada de control X, la señal que llega a la entrada Y aparece en la salida Out. Esto significa que la puerta AND se puede utilizar como llave electrónica. En este caso, no importa cuál de las entradas del elemento "Y" se utilizará como entrada de control y cuál, como entrada de información. Solo queda combinar las salidas de los elementos "Y" en una salida común. Esto se hace usando el elemento lógico "OR" de la misma manera que cuando se construye un circuito usando una tabla de verdad arbitraria. La versión resultante del circuito de conmutación con control de niveles lógicos se muestra en la Figura 2.8.

Figura 2.8 - Diagrama esquemático de un multiplexor hecho sobre elementos lógicos

En los circuitos que se muestran en las Figuras 2.7 y 2.8, puede activar simultáneamente varias entradas a una salida. Sin embargo, esto suele tener consecuencias impredecibles. Además, se requieren muchas entradas para controlar dicho conmutador, por lo que generalmente se incluye un decodificador binario en el multiplexor, como se muestra en la Figura 2.9. Este esquema le permite controlar la conmutación de las entradas de información del multiplexor utilizando códigos binarios suministrados a sus entradas de control. El número de entradas de información en dichos circuitos se elige como un múltiplo de una potencia de dos.

Figura 2.9 - Diagrama esquemático de un multiplexor controlado binario

La designación gráfica convencional de un multiplexor de 4 entradas con control de código binario se muestra en la Figura 2.10. Las entradas A0 y A1 son entradas de control del multiplexor que determinan la dirección de la señal de entrada de información que se conectará al terminal Y de salida del multiplexor. Las señales de entrada de información se designan: X0, X1, X2 y X3.

Figura 2.10 - Designación gráfica convencional de un multiplexor de 4 entradas

En la designación gráfica convencional, los nombres de las entradas de información A, B, C y D se reemplazan por los nombres X0, X1, X2 y X3, y el nombre de la salida de salida se reemplaza por el nombre Y. Esta designación del Las entradas y salidas de multiplexores son más comunes en la literatura nacional. Las entradas de dirección están etiquetadas como A0 y A1.

Puede leer sobre las características de la implementación de múltiples proveedores en el lenguaje Verilog en el artículo:
Arquitectura FPGA. Parte 2. Multiplexor

2.5 Sumador

Un sumador es una unidad de computadora para sumar números binarios. La construcción de sumadores binarios generalmente comienza con un sumador de módulo 2.

Sumador módulo 2

El circuito sumador de módulo 2 es el mismo que el circuito exclusivo "O".

Tabla 2.5 - Tabla de verdad del sumador módulo 2

x1	x2	y
0	0	0
0	1	1
1	0	1
1	1	0

Una expresión lógica que describe el sumador de módulo 2:

y = x1 x2 + x1 x2

Figura 2.11 - Designación gráfica condicional del sumador módulo 2

Según la ecuación lógica que describe este elemento, puede sintetizar un circuito:

Figura 2.12 - Esquema del sumador módulo 2

El sumador de módulo 2 realiza la suma de transferencia. Un sumador binario convencional debe tener en cuenta el acarreo, por lo que se requieren circuitos para generar el acarreo al siguiente bit. En la tabla 2.6 se muestra la tabla de verdad de dicho circuito, llamado medio sumador.

Tabla 2.6 - Tabla de verdad del medio sumador

A	B	S	P0
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Aquí A y B- términos;
S- suma;
P0- transferencia al bit más significativo (salida de acarreo Pout).
Escribamos un sistema de funciones propias para un medio sumador:

S = A B + A B
P0 = A B

Figura 2.13 - Diagrama esquemático que implementa la tabla de verdad del medio sumador Figura 2.14 - Imagen de un medio sumador en los diagramas

Sumador completo.

El circuito de medio sumador genera una transferencia al bit más significativo, pero no puede tener en cuenta la transferencia desde el bit menos significativo. Al agregar números binarios de varios dígitos, es necesario agregar tres dígitos en cada dígito: 2 términos y una unidad de acarreo del dígito PI anterior.

Pi	A	B	S	correos
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Pi- transferencia de la entrada 1 del bit anterior,
correos- transferencia de la salida 1 al bit más significativo.

Con base en la tabla de verdad, escribimos el sistema de funciones propias para cada salida:

S = A B PI + A B PI + A B PI + A B PI

PO = A B PI + A B PI + A B PI + A B PI

Como resultado, obtenemos un circuito sumador completo (Figura 2.15).

Figura 2.15 - Diagrama esquemático que implementa la tabla de verdad de un sumador binario completo de un bit

Figura 2.16 - Imagen de un sumador binario completo de un bit en los diagramas

Teoría Preguntas

3 Tarea para el trabajo

3.1 Investigar el principio de funcionamiento del decodificador 2 x 4

Configure la FPGA de acuerdo con la Figura 3.1. Conecte los interruptores S7 y S8 a las entradas X0 y X1, y los indicadores LED LED5, LED6, LED7, LED8 a las salidas Y0, Y1, Y2, Y3. Para ello, conecte las entradas y salidas del decodificador a las patas correspondientes de la FPGA.

Figura 3.1 - Esquema del decodificador

Suministrando todas las combinaciones posibles de niveles lógicos a las entradas X0, X1 utilizando las teclas S7, S8 y observando los estados de los indicadores LED LED5, LED6, LED7, LED8, complete la tabla de verdad del decodificador.

Tabla 3.1 - Tabla de decodificadores

x1	x2	y0	y1	y2	y3
0	0
0	1
1	0
1	1

3.2 Investigar el principio de funcionamiento del codificador 4x2
Configure la FPGA de acuerdo con la Figura 3.2.

Figura 3.2 - Esquema de un codificador 4x2

Conecte los interruptores S8, S7, S6, S5 a las entradas X1, X2, X3, X4 y los LED LED8, LED7 a las salidas Y0, Y1. Para ello, conecte las entradas y salidas del decodificador a las patas correspondientes de la FPGA. Suministrando todas las combinaciones posibles de niveles lógicos a las entradas X1, X2, X3, X4 utilizando las teclas S8, S7, S6, S5 y observando los estados de los leds LED7, LED8, rellene la tabla de verdad del encoder.

Tabla 3.2 - Tabla de verdad del codificador

x1	x2	x3	x4	y1	y0
1	0	0	0
0	1	0	0
0	0	1	0
0	0	0	1

3.3 Investigue el funcionamiento del convertidor de código para un indicador de siete segmentos.

Haga una tabla de verdad del convertidor de código (tabla. 3.3).
Ensamble el circuito que se muestra en la Figura 3.3.

Tabla 3.3 - Tabla de verdad del convertidor

x3	x2	x1	x0	A	B	C	D	mi	F	GRAMO
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

Figura 3.3 - Esquema de un convertidor de código para un indicador de siete segmentos

Usando las teclas S8, S7, S6, S5, varias combinaciones de códigos para las entradas X0, X1, X2, X3 determinan los números mostrados en el indicador. Con base en los resultados del experimento, complete la Tabla 3.4.

Tabla 3.4 - Tabla que describe el funcionamiento del convertidor de código para un indicador de siete segmentos

x3	x2	x1	x0	Lectura del indicador
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1

3.4 Investigar el funcionamiento del multiplexor 4x1

Configure la FPGA de acuerdo con la Figura 3.4.

Figura 3.4 - Esquema de un multiplexor 4x1

Estableciendo alternativamente todas las combinaciones de códigos posibles en las entradas de dirección A y B, determine los números de los canales conmutados. El número del canal conmutado se determina conectando alternativamente a las entradas X0, X2, X3, X4 del nivel de la unidad lógica y monitorizando la salida Y. Complete la tabla 3.5.

Tabla 3.5 - Tabla que describe el funcionamiento del multiplexor

3.5 Explore el circuito sumador

Configure FPGA de acuerdo con la Figura 3.5. Aquí Alfiler, Abadejo respectivamente, la entrada y salida de la unidad de transferencia, A y B- términos, S- suma.

Figura 3.5 - Circuito sumador

Complete la tabla de verdad del sumador (tabla 3.6).

Tabla 2.7 - Tabla de verdad del sumador completo

Alfiler	B	A	Abadejo
0	0	0
0	0	1
0	1	0
0	1	1
1	0	0
1	0	1
1	1	0
1	1	1

1. Objeto del trabajo.
2. Esquemas para el estudio de un decodificador, codificador, convertidor de código para un indicador de siete segmentos, multiplexor, sumador.
3. Tablas de verdad para cada circuito.
4. Conclusiones para cada tarea.

5 preguntas de prueba

1. ¿Cómo funciona el decodificador?
2. ¿Cómo sintetizar un decodificador con un ancho de bits arbitrario?
3. ¿Cómo funciona un codificador?
4. ¿Cómo funciona el convertidor de código para un indicador de siete segmentos?
5. ¿Cómo funciona un indicador de siete segmentos?
6. ¿Cómo funciona un multiplexor?
7. ¿Cómo se probó el multiplexor en el laboratorio?
8. ¿Cómo funciona un sumador?
9. Dibuja la tabla de verdad del codificador.
10. ¿Qué es una unidad de transporte?

Las funciones de los decodificadores y codificadores se desprenden de sus nombres. El decodificador convierte el código binario de entrada en el número de la señal de salida (decodifica el código) y el cifrador convierte el número de la señal de entrada en el código binario de salida (cifra el número de la señal de entrada). El número de señales de salida del decodificador y señales de entrada del codificador es igual al número de posibles estados del código binario (el código de entrada para el decodificador y el código de salida para el codificador), es decir, 2 n, donde n es el ancho de bits del código binario (Fig.5.1). Los microcircuitos del decodificador se designan en los diagramas con las letras DC (del decodificador en inglés) y los microcircuitos del codificador - CD (del codificador en inglés).

Arroz. 5.1. Funciones de decodificador (izquierda) y encriptador (derecha)

Solo una señal está siempre presente en la salida del decodificador, y el número de esta señal está determinado de forma única por el código de entrada. El código de salida del codificador está determinado únicamente por el número de la señal de entrada.

Echemos un vistazo más de cerca a la función del decodificador.

La serie estándar incluye decodificadores para 4 salidas (2 bits del código de entrada), 8 salidas (3 bits del código de entrada) y 16 salidas (4 bits del código de entrada). Se designan como 2-4, 3-8, 4-16, respectivamente. Los chips decodificadores difieren en las entradas de control (habilitar / deshabilitar señales de salida), así como en el tipo de salida: 2C o OK. Las señales de salida de todos los decodificadores son negativas. Las entradas que reciben el código de entrada a menudo se denominan entradas de dirección. Estas entradas designan 1, 2, 4, 8, donde el número corresponde al peso del código binario (1 es el bit menos significativo, 2 es el siguiente bit, etc.), o A0, A1, A2, A5. En las series domésticas, los microcircuitos del decodificador se designan con las letras ID. En la Fig. 5.2 muestra los tres chips decodificadores más típicos.

Arroz. 5.2. Ejemplos de chips decodificadores

El código en las entradas 1, 2, 4, 8 determina el número de la salida activa (la entrada 1 corresponde al dígito menos significativo del código, la entrada 8 - al dígito más significativo del código). Las entradas de resolución C1, C2, C3 se combinan según la función Y y tienen la polaridad indicada en la figura. Por ejemplo, en la tabla. 5.1 es una tabla de la verdad del decodificador ID7 (3-8). También hay decodificadores 4-10 (por ejemplo, ID6), que no procesan todos los 16 estados posibles del código de entrada, sino solo los primeros 10 de ellos.

Las tres primeras líneas de la tabla corresponden a la prohibición de señales de salida. El permiso de salida será uno en la entrada C1 y ceros en las entradas C2 y C5. El símbolo "X" denota el estado indiferente de esta entrada (no importa si es cero o uno). Las ocho líneas inferiores corresponden a la resolución de las señales de salida. El número de la salida activa (en la que se genera la señal cero) está determinado por el código en las entradas 1, 2, 4, con la entrada 1 correspondiente al bit menos significativo del código y la entrada 4 al bit más significativo de el código.

Cuadro 5.1. Tabla de verdad del decodificador 3-8 (ID7)

Entradas

Salidas

C1

-C2

-C3

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

La aplicación más típica de los decodificadores consiste precisamente en descifrar los códigos de entrada, mientras que las entradas C se utilizan como luces estroboscópicas, señales de control. El número de la señal de salida activa (es decir, cero) indica qué código de entrada se recibió. Si necesita descifrar un código con una gran cantidad de bits, puede combinar varios chips decodificadores (se muestra un ejemplo en la Fig. 5.3).

Arroz. 5.3. Aumento del número de bits del decodificador

En este caso, los bits más significativos del código se alimentan al decodificador principal, cuyas salidas permiten el funcionamiento de varios decodificadores adicionales. Los bits de orden inferior del código de entrada se alimentan a las entradas combinadas de estos decodificadores adicionales. De cinco microcircuitos decodificadores 2-4, puede obtener un decodificador 4-16, como se muestra en la figura (aunque es mejor, por supuesto, tomar un microcircuito listo para usar). De la misma manera, de nueve microcircuitos 3–8, puede obtener un decodificador 6–64, y de diecisiete microcircuitos 4–16, un decodificador 8–256. Otra aplicación común de los decodificadores es la selección (selección) de códigos de entrada dados. La aparición de una señal negativa en la salida seleccionada del decodificador hará que el código que nos interesa llegue a la entrada. En este caso, es mucho más fácil aumentar el número de bits del código seleccionable de entrada que en el anterior (ver Fig. 5.3). Por ejemplo, dos chips 4-16 le permiten seleccionar un código de 8 bits (Fig. 5.4). En el ejemplo de la figura, se selecciona el código hexadecimal 2A (código binario 0010 1010). En este caso, un decodificador funciona con los cuatro bits inferiores del código y el otro, con los cuatro bits superiores. Los decodificadores se combinan para que uno de ellos permita al otro trabajar en las entradas –C1 y –C2. Usando interruptores mecánicos de las salidas del decodificador (interruptores de palanca, puentes), puede cambiar fácilmente el código seleccionado por este circuito.

Arroz. 5.4. Selección de código en decodificadores

Otra aplicación importante de los decodificadores es recablear una señal de entrada a múltiples salidas. O, en otras palabras, el decodificador en este caso actúa como un demultiplexor de las señales de entrada, lo que permite dividir las señales de entrada que llegan en diferentes momentos en una línea de entrada (señales multiplexadas). En este caso, las entradas 1, 2, 4, 8 del decodificador se utilizan como control, dirección, determinando a qué salida enviar la señal de entrada que ha llegado en ese momento (Fig.5.5), y una de las entradas C actúa como una señal de entrada que se envía a una salida predeterminada. Si el microcircuito tiene varias entradas de compuerta C, entonces las entradas restantes C pueden usarse para permitir que el decodificador funcione.

Arroz. 5.5. Habilitación del decodificador como demultiplexor

Arroz. 5.6. Gating las señales de salida del decodificador

En el segundo nivel de representación (modelo con retardos de tiempo), también es necesario tener en cuenta que el retardo del decodificador es aproximadamente el doble del retardo de los elementos lógicos simples para el código de entrada y aproximadamente una vez y media para las entradas estroboscópicas. Es decir, si intenta reemplazar el decodificador con un circuito basado en elementos lógicos, dicho decodificador resultará más lento. Los valores exactos de los retrasos deben consultarse en los libros de referencia.

Arroz. 5.7. Indicación de posición en decodificador con salidas OK

Los decodificadores con salidas de tipo OK (ID5, ID10) son convenientes para usar en circuitos de indicación de posición en LED. En la Fig. 5.7 muestra un ejemplo de tal indicación en el microcircuito ID5, que representa dos decodificadores 2-4 con entradas combinadas para suministrar el código y las luces estroboscópicas, que facilitan la construcción de un decodificador 3-8. En este caso, el bit más significativo del código selecciona uno de los decodificadores 2-4 (cero corresponde al decodificador superior según el esquema y uno corresponde al inferior). Es decir, en este caso, el número del LED encendido es igual al código de entrada del decodificador. Esta indicación se denomina indicación posicional.

Arroz. 5.8. Combinando salidas de decodificador con OK

Las salidas de los microcircuitos del decodificador con OK se pueden combinar entre sí para implementar un OR cableado (Figura 5.8). La salida combinada será cero cuando al menos una de las salidas sea cero. Con un aumento uniforme paso a paso en el código de entrada (por ejemplo, usando un contador), tal solución hace posible formar secuencias bastante complejas de señales de salida. Es cierto que cada salida del decodificador se puede utilizar para obtener solo una señal de salida. Esto limita las posibilidades de tales esquemas.

Los codificadores se utilizan con mucha menos frecuencia que los descifradores. Esto se debe a un área más específica de su aplicación. La elección de chips codificadores en serie estándar también es significativamente menor. En las series domésticas, los codificadores tienen las letras IV en el nombre.

En la Fig. 5.9 muestra, por ejemplo, dos microcircuitos de los codificadores IV1 y IV3. El primero tiene 8 entradas y 3 salidas (codificador 8-3), y el segundo tiene 9 entradas y 4 salidas (codificador 9-4). Todas las entradas del codificador están invertidas (las señales de entrada activas son cero). Todas las salidas también son inversas, es decir, se forma un código inverso. El microcircuito IV1, además de 8 entradas de información y 3 bits del código de salida (1, 2, 4), tiene una entrada de permiso inversa –EI, una salida de un signo de la llegada de cualquier señal de entrada –GS, así como una salida de acarreo –EO, que permite combinar varios codificadores para aumentar el ancho de bits ...

Arroz. 5.9. Fichas codificadoras

La tabla de verdad del codificador IV1 se muestra en la tabla. 5.2.

Cuadro 5.2. Tabla de verdad del codificador IV1

Entradas

Salidas

-EI

-GS

-EO

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

La tabla muestra que en las salidas del código 1, 2, 4, se forma un código binario inverso del número de línea de entrada, al que llega una señal de entrada negativa. Cuando llegan varias señales de entrada simultáneamente, se genera un código de salida que corresponde a la entrada con el número más alto, es decir, las entradas más altas tienen prioridad sobre las más bajas. Por lo tanto, este codificador se denomina prioridad. En ausencia de señales de entrada (segunda línea de la tabla), se genera el código de salida 111. Una sola señal –EI (primera línea) inhibe el funcionamiento del codificador (todas las señales de salida se establecen en una). La salida -GS genera cero cuando llega cualquier señal de entrada, lo que permite, en particular, distinguir la situación de llegada de una señal de entrada cero de la situación de ausencia de señales de entrada. La salida -EO se activa (cero) cuando no hay señales de entrada, pero el codificador está habilitado por la señal -EI.

La aplicación estándar de los codificadores es reducir el número de señales. Por ejemplo, en el caso del codificador IV1, la información sobre ocho señales de entrada se convierte en tres señales de salida. Esto es muy conveniente, por ejemplo, cuando se transmiten señales a largas distancias. Sin embargo, las señales de entrada no deberían llegar al mismo tiempo. En la Fig. 5.10 muestra un esquema estándar para encender el codificador y diagramas de tiempo de su funcionamiento.

Arroz. 5.10. Activación estándar del codificador

La inversión del código de salida lleva al hecho de que cuando llega una señal de entrada cero a la salida, no un código cero, sino un código 111, es decir, 7. cuando llega la quinta señal de salida, el código 010, es decir, 2.

La presencia de entradas EI y EO para los codificadores permite incrementar el número de entradas y bits del codificador, aunque con la ayuda de elementos adicionales en la salida. En la Fig. 5.11 muestra un ejemplo de la construcción del codificador 16-4 en dos microcircuitos de codificadores IV1 y tres elementos 2I-NOT (LA3).

Arroz. 5.11. Codificador 16-4 en dos codificadores 8-3

Los cambios simultáneos o casi simultáneos de señales en la entrada del codificador provocan la aparición de períodos de incertidumbre en las salidas. El código de salida puede tomar durante un tiempo breve un valor que no corresponde a ninguna de las señales de entrada. Por tanto, en los casos en que las señales de entrada puedan llegar al mismo tiempo, es necesario sincronizar el código de salida, por ejemplo, utilizando la señal de habilitación EI, que solo debe llegar cuando el estado de incertidumbre ya haya finalizado.

La latencia del codificador desde la entrada a la salida del código es aproximadamente una vez y media la demora del elemento lógico, y la demora a la salida GS es aproximadamente el doble. Los valores exactos de los retrasos de los microcircuitos deben consultarse en los libros de referencia.